講演抄録/キーワード |
講演名 |
2004-12-17 11:30
電源制御回路を付加した演算回路の低消費電力化 ○板野伸次・田丸啓吉(岡山理科大) エレソ技報アーカイブへのリンク:ICD2004-196 |
抄録 |
(和) |
LSIの微細化によるリーク電流の増加が注目されており、リーク電流を減らす低エネルギー化の問題は重要な問題となっている。低エネルギー化を考える上でデバイス,ソフトなどの分野があるが、本研究では処理データより動作するべき回路をハードウェアレベルで判断し,不要な回路の電源を切断して低エネルギー化を実現することを目的とする。本論文ではハードウェアレベルでON,OFFを判断する制御回路を提案し、桁上げ伝搬加算器(64bit)で最低7.3\%、先見加算器(128bit)で最低18\%の低エネルギー化が可能であることが確認できた。 |
(英) |
The increase of leakage current in the deep submicron MOSFET circuits becomes the serious problems. In this paper the low power scheme due to the reduction of leakage power is described. The power switch method is used to cut off the power supply of stand-by circuits according to the hardware level control signal based on the execution data. The design of the control circuits of power switch and the application to the adders, as the examples, are described. It is shown that the power reduction of 7.3\% and 18\% are possible in case of the 64 bits ripple carry adder and the 128 bits carry look-ahead adder, respectively. |
キーワード |
(和) |
低電力化 / MTCMOS / / / / / / |
(英) |
Low Power / MTCMOS / / / / / / |
文献情報 |
信学技報, vol. 104, no. 522, ICD2004-196, pp. 19-24, 2004年12月. |
資料番号 |
ICD2004-196 |
発行日 |
2004-12-10 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:ICD2004-196 |