| 講演抄録／キーワード |
| 講演名 |
2005-01-25 09:30
ALU間接続を制限したALUアレイによるリコンフィギュラブルプロセッサの検討
○岡田 誠・平松達夫・中島 洋・小曽根 真・平瀬勝典（三洋電機）・木村晋二（早大） |
| 抄録 |
（和） |
本稿では，小型で処理効率の良いALUアレイベースのダイナミックリコンフィギュラブルプロセッサを提案する．ALU間の接続に制限を加えることで，接続部分の回路規模を約63%に削減できることを示すと同時に，独自開発したデータフローのマッピング手法を用いることにより，接続制限を行わないアーキテクチャと同程度の処理性能を達成できることを示す．本アーキテクチャの有用性を示すため，MPEG-4デコード処理を本アーキテクチャにマッピングして評価を行った．ASIC回路との比較を行った結果，同等の性能を約2.4倍の回路規模で達成できることを示している．これはリコンフィギュラブルプロセッサの汎用性を考えると適当であると考えられる． |
| （英） |
Dynamic reconfigurable processor based on ALU array architecture for consumer appliances is introduced. We propose the ALU array architecture with the limitation on the interconnection for area reduction. With the proposed architecture, we can reduce gate size by 63% on interconnections. In addition, we show that the performance of the proposed architecture is almost the same as one without limitations. The proposed processor is a parallel processing processor that consists of a sequencer and an ALU array, adopted multi threading technology. We develop compilation tools from source codes written in C language for the proposed processor. We demonstrate the software model of the processor using MPEG-4 video decoding application. |
| キーワード |
（和） |
動的再構成可能プロセッサ / エーエルユーアレイ / データフローグラフ / / / / / |
| （英） |
Reconfigurable Processor / ALU array / Data Flow Graph / / / / / |
| 文献情報 |
信学技報, vol. 104, no. 591, CPSY2004-63, pp. 1-6, 2005年1月. |
| 資料番号 |
CPSY2004-63 |
| 発行日 |
2005-01-18 (VLD, CPSY) |
| ISSN |
Print edition: ISSN 0913-5685 |
| PDFダウンロード |
|