講演抄録/キーワード |
講演名 |
2005-04-14 09:00
低電圧時の安定高速動作を実現するノイズマージンフリーSRAM技術 ○武田晃一・萩原靖彦(NEC)・相本代志治(NECエレクトロニクス)・野村昌弘・中澤陽悦(NEC)・石井利生・小畑弘之(NECエレクトロニクス) エレソ技報アーカイブへのリンク:ICD2005-1 |
抄録 |
(和) |
今後の微細化に伴うバラツキの増大によって、SRAMの読み出しノイズマージンと書き込みマージンとが共に減少し、通常の電源電圧での安定動作すら困難な状況になりつつある。この問題を解決するために、小さい面積オーバーヘッドで、両立しない2つのマージンの一方の読み出しノイズマージンをフリーにするSRAM技術を開発した。90nm CMOSプロセスを用いて64Kb SRAMを試作して、0.44Vまでの安定動作と、0.5Vでの20ns動作を確認した。 |
(英) |
A read-static-noise-margin-free SRAM cell consists of seven transistors, several of which are low-Vt NMOS transistors used to achieve both low-VDD and high-speed operation. A 64kb SRAM macro is fabricated in 90nm CMOS technology. Both a minimum VDD of 440mV and a 20ns access time with a 0.5V supply are obtained. |
キーワード |
(和) |
SRAM / スタティックノイズマージン / 書き込みマージン / / / / / |
(英) |
SRAM / Static noise margin / Write margin / / / / / |
文献情報 |
信学技報, vol. 105, no. 1, ICD2005-1, pp. 1-6, 2005年4月. |
資料番号 |
ICD2005-1 |
発行日 |
2005-04-07 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:ICD2005-1 |