お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2005-04-14 16:15
多値高速書込み性能10MB/sを実現する4ギガビットAG-ANDフラッシュメモリ
倉田英明笹子佳孝大津賀一雄有金 剛河村哲史小林 孝久米 均日立)・本間和樹小堺健司野田敏史伊藤輝彦清水雅裕池田良広土屋 修古沢和則ルネサステクノロジエレソ技報アーカイブへのリンク:ICD2005-11
抄録 (和) 多値高速書込みを実現する4ギガビットAG-AND型フラッシュメモリを90nmプロセスを用いて開発した。反転層をビット線として用いることでメモリセルを微細化し、ビット面積0.016um2とチップ面積126mm2を実現した。また反転層抵抗の変化によるメモリ閾値の変動を抑制するため、アドレス補償方式と温度補償方式を適用し、多値レベルの高精度な制御を可能とした。さらに、セルフブースト方式とチャージシェア方式により、オーバーヘッド時間と素子間の特性ばらつきを抑制し、10MB/sの多値高速書込みを実現している。アクセス性能は、キャッシュリード機能を設けることで22MB/sを達成した。 
(英) We fabricated a 4Gb multilevel AG-AND flash memory using 90nm CMOS technology. By using an inversion-layer local-bitline technology, the bit-line pitch is reduced to 2 F, resulting in a 126 mm2 chip size and a 0.0162um2/bit cell size. To achieve 2-bits/cell, we have to precisely control the large resistance of the inversion-layer bit-line. In reading operations, two compensation methods, the address compensation and temperature compensation methods, were applied. In programming operations, charge-sharing scheme suppresses the difference in programming speeds along the string and self-boosting scheme reduces the time overhead of pre-charging bitlines. With these two schemes, a high programming throughput of 10 MB/s is achieved, even in multilevel flash memory. We have also provided a cache-read function to achieve a high access throughput of 22 MB/s.
キーワード (和) 多値 / フラッシュメモリ / AG-AND型 / 反転層ビット線 / セルフブースト / チャージシェア / 温度補償 / アドレス補償  
(英) multilevel / flash memory / AG-AND-type / inversion-layer bit-line / self-boosting / charge-sharing / temperature conmensation / address compensation  
文献情報 信学技報, vol. 105, no. 1, ICD2005-11, pp. 53-58, 2005年4月.
資料番号 ICD2005-11 
発行日 2005-04-07 (ICD) 
ISSN Print edition: ISSN 0913-5685
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード エレソ技報アーカイブへのリンク:ICD2005-11

研究会情報
研究会 ICD  
開催期間 2005-04-14 - 2005-04-15 
開催地(和) 福岡システムLSI 総合開発センター 
開催地(英)  
テーマ(和) 新メモリ技術、メモリ応用技術、一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 ICD 
会議コード 2005-04-ICD 
本文の言語 日本語 
タイトル(和) 多値高速書込み性能10MB/sを実現する4ギガビットAG-ANDフラッシュメモリ 
サブタイトル(和)  
タイトル(英) 4Gb Multilevel AG-AND Flash Memory with 10MB/s Programming Throughput 
サブタイトル(英)  
キーワード(1)(和/英) 多値 / multilevel  
キーワード(2)(和/英) フラッシュメモリ / flash memory  
キーワード(3)(和/英) AG-AND型 / AG-AND-type  
キーワード(4)(和/英) 反転層ビット線 / inversion-layer bit-line  
キーワード(5)(和/英) セルフブースト / self-boosting  
キーワード(6)(和/英) チャージシェア / charge-sharing  
キーワード(7)(和/英) 温度補償 / temperature conmensation  
キーワード(8)(和/英) アドレス補償 / address compensation  
第1著者 氏名(和/英/ヨミ) 倉田 英明 / Hideaki Kurata / クラタ ヒデアキ
第1著者 所属(和/英) (株)日立製作所中央研究所 (略称: 日立)
Hitachi Ltd. (略称: Hitachi)
第2著者 氏名(和/英/ヨミ) 笹子 佳孝 / Yoshitaka Sasago / ササゴ ヨシタカ
第2著者 所属(和/英) (株)日立製作所中央研究所 (略称: 日立)
Hitachi Ltd. (略称: Hitachi)
第3著者 氏名(和/英/ヨミ) 大津賀 一雄 / Kazuo Otsuga / オオツガ カズオ
第3著者 所属(和/英) (株)日立製作所中央研究所 (略称: 日立)
Hitachi Ltd. (略称: Hitachi)
第4著者 氏名(和/英/ヨミ) 有金 剛 / Tsuyoshi Arigane / アリガネ ツヨシ
第4著者 所属(和/英) (株)日立製作所中央研究所 (略称: 日立)
Hitachi Ltd. (略称: Hitachi)
第5著者 氏名(和/英/ヨミ) 河村 哲史 / Tetsufumi Kawamura / カワムラ テツフミ
第5著者 所属(和/英) (株)日立製作所中央研究所 (略称: 日立)
Hitachi Ltd. (略称: Hitachi)
第6著者 氏名(和/英/ヨミ) 小林 孝 / Takashi Kobayashi / コバヤシ タカシ
第6著者 所属(和/英) (株)日立製作所中央研究所 (略称: 日立)
Hitachi Ltd. (略称: Hitachi)
第7著者 氏名(和/英/ヨミ) 久米 均 / Hitoshi Kume / クメ ヒトシ
第7著者 所属(和/英) (株)日立製作所中央研究所 (略称: 日立)
Hitachi Ltd. (略称: Hitachi)
第8著者 氏名(和/英/ヨミ) 本間 和樹 / Kazuki Homma / ホンマ カズキ
第8著者 所属(和/英) ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology Corp. (略称: RENESAS)
第9著者 氏名(和/英/ヨミ) 小堺 健司 / Kenji Kozakai / コザカイ ケンジ
第9著者 所属(和/英) ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology Corp. (略称: RENESAS)
第10著者 氏名(和/英/ヨミ) 野田 敏史 / Satoshi Noda / ノダ サトシ
第10著者 所属(和/英) ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology Corp. (略称: RENESAS)
第11著者 氏名(和/英/ヨミ) 伊藤 輝彦 / Teruhiko Ito / イトウ テルヨシ
第11著者 所属(和/英) ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology Corp. (略称: RENESAS)
第12著者 氏名(和/英/ヨミ) 清水 雅裕 / Masahiro Shimizu / シミズ マサヒロ
第12著者 所属(和/英) ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology Corp. (略称: RENESAS)
第13著者 氏名(和/英/ヨミ) 池田 良広 / Yoshihiro Ikeda / イケダ ヨシヒロ
第13著者 所属(和/英) ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology Corp. (略称: RENESAS)
第14著者 氏名(和/英/ヨミ) 土屋 修 / Osamu Tsuchiya / ツチヤ オサム
第14著者 所属(和/英) ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology Corp. (略称: RENESAS)
第15著者 氏名(和/英/ヨミ) 古沢 和則 / Kazunori Furusawa / フルサワ カズノリ
第15著者 所属(和/英) ルネサステクノロジ (略称: ルネサステクノロジ)
Renesas Technology Corp. (略称: RENESAS)
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2005-04-14 16:15:00 
発表時間 30分 
申込先研究会 ICD 
資料番号 ICD2005-11 
巻番号(vol) vol.105 
号番号(no) no.1 
ページ範囲 pp.53-58 
ページ数
発行日 2005-04-07 (ICD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会