講演抄録/キーワード |
講演名 |
2005-05-26 10:30
CMOS 90nm製造プロセスにおける組み込み型シングルチップマルチプロセッサの実現 ○川崎健一・塩田哲義・川辺幸仁・柴本 亘・佐藤厚志・橋本鉄太郎・松村宗明・岡野 廣・早川文彦・多湖真一郎・中村泰基(富士通研)・三宅英雄(富士通LSIテクノロジ)・須賀敦浩・高橋宏政・井上淳樹(富士通研) |
抄録 |
(和) |
最高演算性能が 51.2GOPS、1GB/sのデータ転送を行えるシングルチップマルチプロセッサの製造に成功した。製品実測における消費電力も3Wに抑制できていることを確認しており、対電力当たりでは世界最高性能の組み込み型マイクロプロセッサである。
実現においては、回路の大規模化と信号I/O数増加に伴う電源ノイズ増大による電源品質の劣化、また電源ノイズ要因の遅延変動によるタイミング品質劣化といった課題を解決し、ファーストシリコンにおいてシステムボード上でも完全動作した。本稿では主に、電源ノイズ問題の解決手法と成果について報告する。 |
(英) |
We have developed a 51.2-GOPS single-chip multi-processor integrating quadruple processors with 1.0-GB/s system-bus direct memory access. Since it is confirmed its power consumption has been 3.0W on actual measurement, we consider it has the highest performance per watt in the micro-processors in the world.
In achievement, we have solved the problems of large power supply noise and delay penalty caused by making of large-scale circuit and increasing number of signal I/Os. Therefore, we have operated completely on the system-board at the first-silicon chip. We chiefly reports on our solution for closure of power supply noise problems. |
キーワード |
(和) |
プロセッサ / マルチコア / 90nm / HDTV / 電源ノイズ / 遅延変動 / / |
(英) |
Processor / Multi-Core / 90nm / HDTV / Power Supply Noise / Jitter / / |
文献情報 |
信学技報, vol. 105, no. 95, ICD2005-21, pp. 7-12, 2005年5月. |
資料番号 |
ICD2005-21 |
発行日 |
2005-05-19 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 |
PDFダウンロード |
|