講演抄録/キーワード |
講演名 |
2005-05-27 13:30
1チップに集積化されたステレオΔΣ D級アンプ Eric Gaalaas・劉 洋・○西村直哲(アナログデバイセズ) エレソ技報アーカイブへのリンク:ICD2005-33 |
抄録 |
(和) |
(事前公開アブストラクト) A 2x40W integrated stereo sigma-delta class D amplifier with 100 dB SNR is realized in 0.6um BCDMOS technology. Modulator feedback from H-bridge outputs gives < 0.005% THD, and > 60dB PSRR. Modulator clock rate is 6 MHz, but dynamically adjusted quantizer hysteresis reduces output data rate to 500kHz, helping achieve 85% efficiency. |
(英) |
(Advance abstract in Japanese is available) |
キーワード |
(和) |
/ / / / / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 105, no. 96, ICD2005-33, pp. 31-34, 2005年5月. |
資料番号 |
ICD2005-33 |
発行日 |
2005-05-20 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:ICD2005-33 |