講演抄録/キーワード |
講演名 |
2005-05-27 16:40
1GHzデジタル回路の基板雑音評価 ○深澤光弥・永田 真(神戸大)・濱西直之・塩地正純・飯田哲也(東芝)・渡邊淳一郎(東芝情報システム)・村坂佳隆・岩田 穆(エイアールテック) エレソ技報アーカイブへのリンク:ICD2005-39 |
抄録 |
(和) |
(事前公開アブストラクト) 90nm CMOS 1.2Vスタンダードセルで構成したデジタル回路の基板雑音の評価結果を報告する。1GHz領域の基板雑音解析には、MOSFETデバイスレベルの基板結合と回路レベルのVdd/Gnd結合の効果をとりこむ必要があることを見出した。 |
(英) |
(Advance abstract in Japanese is available) |
キーワード |
(和) |
/ / / / / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 105, no. 96, ICD2005-39, pp. 61-64, 2005年5月. |
資料番号 |
ICD2005-39 |
発行日 |
2005-05-20 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:ICD2005-39 |