| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2005-08-19 14:40 FinFETを用いたhp22nm node SRAMのロバストなデバイス設計 ○岡野王俊・石田達也・佐々木貴彦・泉田貴士・近藤正樹・藤原 実・青木伸俊・稲葉 聡・大塚伸朗・石丸一成・石内秀美（東芝） エレソ技報アーカイブへのリンク：  SDM2005-154 ICD2005-93 |
|
| 抄録 | （和） | FinFETを用いたhp22nm nodeのSRAMの実現可能性について、Static Noise Margin(SNM)の観点から議論する。デバイスおよび回路シミュレーションを行った結果、Icell(-4.5s)=8mA、SNM(-4.5s)>0mVの条件を課すとVdd=0.5VでのSRAM動作にはVthばらつき(sVth)を40mV以下にすることが必要であり、プロセスばらつきとしては10%以下に抑制する必要があることがわかった。更にIcell(-4.5s)=8mAを維持しながらVddを上げずにプロセスばらつきを20%まで緩和するためのデバイス設計についても検討した。その結果、driver nFETのVthは固定のまま、transfer nFETのゲート長またはゲート仕事関数を変えてVthを115mV上げ、かつFinのアスペクト比を4前後にすることが有効であることが見出された。 これらのデバイス設計を行うことでこの世代においてもFinFETを用いたSRAMの動作が可能であることを定性的に示した。 |
| （英） | Feasibility of FinFET SRAM operation at hp22nm technology node has been studied by device and circuit simulation from the viewpoint of the Static Noise Margin. Under the condition of Icell(-4.5s)=8mA and SNM(-4.5s)>0mV, standard deviation of the threshold voltage variation(sVth) should be below 40mV for 0.5V supply voltage(Vdd) operation, which requires process variation less than 10%. SRAM device design to relax process variation up to 20% without raising Vdd and without degrading SRAM cell current(Icell) was also investigated. Threshold voltage increase in transfer transistor by 115mV at constant threshold voltage in driver transistor realized by changing gate length or gate workfunction in transfer transistor and raising Fin aspect ratio up to nearly 4 could be solutions. Such device design could solutions for FinFET SRAM operation at hp22 nm node. | |
| キーワード | （和） | FinFET / SRAM / SNM / Vthばらつき / 不純物ゆらぎ / / / |
| （英） | FinFET / SRAM / SNM / Vth variation / dopant fluctuation / / / | |
| 文献情報 | 信学技報, vol. 105, no. 233, SDM2005-154, pp. 67-72, 2005年8月. | |
| 資料番号 | SDM2005-154 | |
| 発行日 | 2005-08-12 (SDM, ICD) | |
| ISSN | Print edition: ISSN 0913-5685 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：SDM2005-154 ICD2005-93 |
|
| 研究会情報 | |
| 研究会 | ICD SDM |
| 開催期間 | 2005-08-18 - 2005-08-19 |
| 開催地（和） | 函館国際ホテル |
| 開催地（英） | HAKODATE KOKUSAI HOTEL |
| テーマ（和） | VLSI回路、デバイス技術（高速・低電圧・低消費電力） オーガナイザ 中央大学 榎本忠儀 |
| テーマ（英） | VLSI Circuits, Device Technologies (High Speed, Low Voltage, Low Power), etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2005-08-ICD-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | FinFETを用いたhp22nm node SRAMのロバストなデバイス設計 |
| サブタイトル（和） | |
| タイトル（英） | Robust Device Design in FinFET SRAM for hp22nm Technology Node |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FinFET / FinFET |
| キーワード(2)（和/英） | SRAM / SRAM |
| キーワード(3)（和/英） | SNM / SNM |
| キーワード(4)（和/英） | Vthばらつき / Vth variation |
| キーワード(5)（和/英） | 不純物ゆらぎ / dopant fluctuation |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岡野 王俊 / Kimitoshi Okano / オカノ キミトシ |
| 第1著者 所属（和/英） | 東芝 セミコンダクター社 (略称： 東芝) Toshiba Corporation Semiconductor Company (略称： Toshiba) |
| 第2著者 氏名（和/英/ヨミ） | 石田 達也 / Tatsuya Ishida / イシダ タツヤ |
| 第2著者 所属（和/英） | 東芝 セミコンダクター社 (略称： 東芝) Toshiba Corporation Semiconductor Company (略称： Toshiba) |
| 第3著者 氏名（和/英/ヨミ） | 佐々木 貴彦 / Takahiko Sasaki / ササキ タカヒコ |
| 第3著者 所属（和/英） | 東芝 セミコンダクター社 (略称： 東芝) Toshiba Corporation Semiconductor Company (略称： Toshiba) |
| 第4著者 氏名（和/英/ヨミ） | 泉田 貴士 / Takashi Izumida / イズミダ タカシ |
| 第4著者 所属（和/英） | 東芝 セミコンダクター社 (略称： 東芝) Toshiba Corporation Semiconductor Company (略称： Toshiba) |
| 第5著者 氏名（和/英/ヨミ） | 近藤 正樹 / Masaki Kondo / コンドウ マサキ |
| 第5著者 所属（和/英） | 東芝 セミコンダクター社 (略称： 東芝) Toshiba Corporation Semiconductor Company (略称： Toshiba) |
| 第6著者 氏名（和/英/ヨミ） | 藤原 実 / Makoto Fujiwara / フジワラ マコト |
| 第6著者 所属（和/英） | 東芝 セミコンダクター社 (略称： 東芝) Toshiba Corporation Semiconductor Company (略称： Toshiba) |
| 第7著者 氏名（和/英/ヨミ） | 青木 伸俊 / Nobutoshi Aoki / アオキ ノブトシ |
| 第7著者 所属（和/英） | 東芝 セミコンダクター社 (略称： 東芝) Toshiba Corporation Semiconductor Company (略称： Toshiba) |
| 第8著者 氏名（和/英/ヨミ） | 稲葉 聡 / Satoshi Inaba / イナバ サトシ |
| 第8著者 所属（和/英） | 東芝 セミコンダクター社 (略称： 東芝) Toshiba Corporation Semiconductor Company (略称： Toshiba) |
| 第9著者 氏名（和/英/ヨミ） | 大塚 伸朗 / Nobuaki Otsuka / オオツカ ノブアキ |
| 第9著者 所属（和/英） | 東芝 セミコンダクター社 (略称： 東芝) Toshiba Corporation Semiconductor Company (略称： Toshiba) |
| 第10著者 氏名（和/英/ヨミ） | 石丸 一成 / Kazunari Ishimaru / イシマル カズナリ |
| 第10著者 所属（和/英） | 東芝 セミコンダクター社 (略称： 東芝) Toshiba Corporation Semiconductor Company (略称： Toshiba) |
| 第11著者 氏名（和/英/ヨミ） | 石内 秀美 / Hidemi Ishiuchi / イシウチ ヒデミ |
| 第11著者 所属（和/英） | 東芝 セミコンダクター社 (略称： 東芝) Toshiba Corporation Semiconductor Company (略称： Toshiba) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2005-08-19 14:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2005-154, ICD2005-93 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | no.233(SDM), no.235(ICD) |
| ページ範囲 | pp.67-72 |
| ページ数 | 6 |
| 発行日 | 2005-08-12 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]