| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2005-10-21 10:30 4 8-Way VLIW プロセッサ内蔵シングルチップマルチプロセッサ ○田中篤志・須賀敦浩・早川文彦・多湖真一郎・今井 賢（富士通研） エレソ技報アーカイブへのリンク：  ICD2005-138 |
|
| 抄録 | （和） | 我々は，デジタルハイビジョンTV画像の復号化処理が可能な組込み用プロセッサを低消費電力・低価格で実現させるために，8並列同時実行可能なVLIWプロセッサコアを4つ内蔵した1チップマルチコアプロセッサFR1000を開発した． 本プロセッサは，プロセッサコア533 MHz，メモリインタフェースは266 MHz，システムバスは178MHzで動作する．四つのコアを用いた処理では，MPEG2 MP@HLの復号化をソフトウェアだけで実現することに成功した．本プロセッサのMPEG2 MP@HL復号化時の消費電力は3 Wである． |
| （英） | To realize the low power consumption and low-cost equipment needed to encode high-definition broadcasts, we have developed a FR1000 single-chip multicore processor that integrates four 8-way VLIW FR-V processor cores. This new multicore processor cores operate at 533 MHz, the memory interfaces at 266 MHz, and the system bus at 178 MHz. By using four processor cores, MPEG2 MP@HL video streams can be decoded using just software. This processor needs three watts to decode MPEG2 MP@HL video streams. | |
| キーワード | （和） | 組み込み / マイクロプロセッサ / チップマルチプロセッサ / マルチコアプロセッサ / 低消費電力 / / / |
| （英） | embedded / microprocessor / chip multi-processor / multi-core processor / low-power / / / | |
| 文献情報 | 信学技報, vol. 105, no. 352, ICD2005-138, pp. 25-29, 2005年10月. | |
| 資料番号 | ICD2005-138 | |
| 発行日 | 2005-10-14 (SIP, ICD, IE) | |
| ISSN | Print edition: ISSN 0913-5685 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：ICD2005-138 |
|
| 研究会情報 | |
| 研究会 | SIP ICD IE IPSJ-SLDM |
| 開催期間 | 2005-10-20 - 2005-10-21 |
| 開催地（和） | 作並温泉一の坊 |
| 開催地（英） | Ichinobo, Sakunami-Spa |
| テーマ（和） | プロセッサ、DSP、画像処理技術及び一般 (オーガナイザ：亀山充隆 (東北大学)) |
| テーマ（英） | Processor, DSP, Image Engineering and etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2005-10-SIP-ICD-IE-IPSJ-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 4 8-Way VLIW プロセッサ内蔵シングルチップマルチプロセッサ |
| サブタイトル（和） | |
| タイトル（英） | Single-Chip Multi-Processor Integrating Quadruple 8-Way VLIW Processors |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 組み込み / embedded |
| キーワード(2)（和/英） | マイクロプロセッサ / microprocessor |
| キーワード(3)（和/英） | チップマルチプロセッサ / chip multi-processor |
| キーワード(4)（和/英） | マルチコアプロセッサ / multi-core processor |
| キーワード(5)（和/英） | 低消費電力 / low-power |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 田中 篤志 / Atsushi Tanaka / タナカ アツシ |
| 第1著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories (略称： Fujitsu Lab) |
| 第2著者 氏名（和/英/ヨミ） | 須賀 敦浩 / Atsuhiro Suga / スガ アツヒロ |
| 第2著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories (略称： Fujitsu Lab) |
| 第3著者 氏名（和/英/ヨミ） | 早川 文彦 / Fumihiko Hayakawa / ハヤカワ フミヒコ |
| 第3著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories (略称： Fujitsu Lab) |
| 第4著者 氏名（和/英/ヨミ） | 多湖 真一郎 / Shinichiro Tago / タゴ シンイチロウ |
| 第4著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories (略称： Fujitsu Lab) |
| 第5著者 氏名（和/英/ヨミ） | 今井 賢 / Satoshi Imai / イマイ サトシ |
| 第5著者 所属（和/英） | 富士通研究所 (略称： 富士通研) Fujitsu Laboratories (略称： Fujitsu Lab) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2005-10-21 10:30:00 |
| 発表時間 | 20分 |
| 申込先研究会 | ICD |
| 資料番号 | SIP2005-119, ICD2005-138, IE2005-83 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | no.350(SIP), no.352(ICD), no.354(IE) |
| ページ範囲 | pp.25-29 |
| ページ数 | 5 |
| 発行日 | 2005-10-14 (SIP, ICD, IE) |
[研究会発表申込システムのトップページに戻る]