講演抄録/キーワード |
講演名 |
2005-10-21 10:10
組み込みプロセッサコアSH-X2の開発 ○岡田 崇(日立)・林 伴一・清水健央(ルネサステクノロジ)・荒川文男・山田哲也(日立)・西井 修・服部俊洋(ルネサステクノロジ) エレソ技報アーカイブへのリンク:ICD2005-137 |
抄録 |
(和) |
民生機器特に携帯,カーナビゲーション向けの組み込みプロセッサコアSH-X2コアを開発した.本コアは90nmCMOSプロセスを適用し,1.2Vで動作周波数800MHzを達成した.8段パイプライン2並列スーパスカラ方式を採用し,1440 Dhrystone MIPS,5.6GFLOPS,73M polygons/sを実現した.本稿では,SH-X2での低電力化技術,FPUのハードウェアインプリメンテーションに関して報告する. |
(英) |
A {S}uper{H$^{\rm TM}$} embedded processor core, SH-X2 for consumer appliances, implemented in a 90-nm CMOS process running at 800 MHz with a voltage of 1.2V. It has a dual-issue eight-stage pipeline architecture. It archives 1440 MIPS, 5.6GFLOPS and 73M polygons/s at 800MHz. This paper focuses on low-power design method and the implementation of floating-point unit of the SH-X2. |
キーワード |
(和) |
プロセッサ / 低電力 / FPU / / / / / |
(英) |
Processor / Low-Power / FPU / / / / / |
文献情報 |
信学技報, vol. 105, no. 352, ICD2005-137, pp. 19-24, 2005年10月. |
資料番号 |
ICD2005-137 |
発行日 |
2005-10-14 (SIP, ICD, IE) |
ISSN |
Print edition: ISSN 0913-5685 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:ICD2005-137 |