講演抄録/キーワード |
講演名 |
2005-12-15 11:20
HSDPAコプロセッサ拡張用スケーラブルバスインタフェース ○竹内俊樹・井倉裕之(NEC)・橋本 剛(NECエレクトロニクス)・津村聡一・西 直樹(NEC) エレソ技報アーカイブへのリンク:ICD2005-184 |
抄録 |
(和) |
本稿では,W-CDMAベースバンドプロセッサのHSDPAコプロセッサ拡張用に開発したスケーラブルバスについて報告する.HSDPA追加によるバス及びCPUの負荷率増大を軽減するために,制御情報転送用と送受信データバースト転送用の2つのバスを用いたマルチマスタバス接続方式を開発した.この接続方式を用いることによって,今後予想される機能拡張性や1チップ化に向けての柔軟性を持ちながら,従来の外部メモリバスを用いた接続構成に比べてバス占有率を66%削減することができた.さらに,本方式効果とMAC処理アクセラレータ化により45%のCPU負荷削減を達成した. |
(英) |
This paper presents a scalable bus developed for HSDPA co-processor extension of W-CDMA digital baseband processors. The use of two separate buses (one for control messages and one for transmission and reception data) in a multi-master bus design helps keep down bus occupancy and CPU loads. The design offers high scalability for future extension and single-chip implementation, as well as a 66% reduction in bus occupancy over that of conventional memory bus connections. Further, with the addition of a MAC accelerator, the design achieves a 45% CPU-load reduction. |
キーワード |
(和) |
W-CDMA / HSDPA / ベースバンド / オンチップバス / バスアーキテクチャ / / / |
(英) |
W-CDMA / HSDPA / Baseband / On chip bus / Bus architecture / / / |
文献情報 |
信学技報, vol. 105, no. 475, ICD2005-184, pp. 7-11, 2005年12月. |
資料番号 |
ICD2005-184 |
発行日 |
2005-12-08 (ICD) |
ISSN |
Print edition: ISSN 0913-5685 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
エレソ技報アーカイブへのリンク:ICD2005-184 |