| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2006-01-26 10:30 1.5-V CMOS動作オンチップ相変化RAM回路技術 ○半澤 悟・長田健一・河原尊之・竹村理一郎（日立）・北井直樹（日立超LSIシステムズ）・高浦則克・松崎 望・黒土健三・守谷浩志（日立）・茂庭昌弘（ルネサステクノロジ） エレソ技報アーカイブへのリンク：  ICD2005-206 |
|
| 抄録 | （和） | 世界最小電流でリセット可能な相変化素子を用いたメモリセルのリセット/セット/リードの各動作を検証して、三つの相変化RAM回路技術を考案した。第一の三電源ワード線制御方式は、ビット線の電圧制御だけでは不十分だったセット動作マージンを拡大する．第二のリード・アクセス低減方式は、リード動作におけるディスターブを緩和し、記憶保持時間を従来比500倍まで向上する．第三のソース線制御方式は、駆動能力の維持とリーク電流の抑制を両立させながら選択トランジスタの縮小を可能とし、メモリセル面積を従来比18％減の19F2まで抑制する．これらの三つの回路技術により、世界初の1.5Vでリセット/セット/リード動作する相変化RAMを実現できる見通しを得た．本相変化RAMは、追加マスク枚数が少なく、標準CMOSトランジスタでメモリモジュールを形成できるため、次世代オンチップRAMに最適である． |
| （英） | This paper describes a phase change (PC) RAM operated at the lowest possible voltage, 1.5 V, with a CMOS memory array, using PC material with the lowest RESET current. We discuss the margins for RESET/SET/READ operations based on measurement results and identified that it is impossible to distinguish between RESET/SET operations by controlling the bit-line voltage. We propose a new tri-level voltage word-line control (3LV-WL) scheme to clearly operate SET operations. Moreover, we investigated the READ disturb operation and developed a new reduced-actual-READ-access (RA2) scheme to attain 500 times the READ retention time. We also developed a source line control (SLC) scheme to attain an 18% smaller cell size and a 19-F2 memory cell with enough RESET current to clearly reset the PC material. With the application of these approaches, we established RESET/SET/READ operations with the lowest possible voltage, 1.5 V with logic CMOS, for a low-cost embedded memory with a few additional masks. | |
| キーワード | （和） | 相変化 / 混載メモリ / 三電源ワード線制御方式 / リード・アクセス低減方式 / ソース線制御方式 / / / |
| （英） | Phase change / Embedded memory / Tri-level voltage word-line control scheme / Reduced-actual-READ-access scheme / Source line control scheme / / / | |
| 文献情報 | 信学技報, vol. 105, no. 569, ICD2005-206, pp. 7-12, 2006年1月. | |
| 資料番号 | ICD2005-206 | |
| 発行日 | 2006-01-19 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | エレソ技報アーカイブへのリンク：ICD2005-206 |
|
| 研究会情報 | |
| 研究会 | ICD ITE-CE |
| 開催期間 | 2006-01-26 - 2006-01-27 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | デジタル・情報家電、放送用、ゲーム機用システムLSI、および一般 <オーガナイザ：内山邦男 (日立)> |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2006-01-ICD-ITE-CE |
| 本文の言語 | 日本語 |
| タイトル（和） | 1.5-V CMOS動作オンチップ相変化RAM回路技術 |
| サブタイトル（和） | |
| タイトル（英） | Phase Change RAM Operated with 1.5-V CMOS as Low Cost Embedded Memory |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 相変化 / Phase change |
| キーワード(2)（和/英） | 混載メモリ / Embedded memory |
| キーワード(3)（和/英） | 三電源ワード線制御方式 / Tri-level voltage word-line control scheme |
| キーワード(4)（和/英） | リード・アクセス低減方式 / Reduced-actual-READ-access scheme |
| キーワード(5)（和/英） | ソース線制御方式 / Source line control scheme |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 半澤 悟 / Satoru Hanzawa / ハンザワ サトル |
| 第1著者 所属（和/英） | 日立製作所中央研究所 (略称： 日立) Central Research Laboratory, Hitachi, Ltd. (略称： Hitachi CRL) |
| 第2著者 氏名（和/英/ヨミ） | 長田 健一 / Kenichi Osada / オサダ ケンイチｑ |
| 第2著者 所属（和/英） | 日立製作所中央研究所 (略称： 日立) Central Research Laboratory, Hitachi, Ltd. (略称： Hitachi CRL) |
| 第3著者 氏名（和/英/ヨミ） | 河原 尊之 / Takayuki Kawahara / カワハラ タカユキ |
| 第3著者 所属（和/英） | 日立製作所中央研究所 (略称： 日立) Central Research Laboratory, Hitachi, Ltd. (略称： Hitachi CRL) |
| 第4著者 氏名（和/英/ヨミ） | 竹村 理一郎 / Riichiro Takemura / タケムラ リイチロウ |
| 第4著者 所属（和/英） | 日立製作所中央研究所 (略称： 日立) Central Research Laboratory, Hitachi, Ltd. (略称： Hitachi CRL) |
| 第5著者 氏名（和/英/ヨミ） | 北井 直樹 / Naoki Kitai / キタイ ナオキ |
| 第5著者 所属（和/英） | 日立超LSIシステムズ (略称： 日立超LSIシステムズ) Hitachi ULSI Systems Co. (略称： Hitachi ULSI) |
| 第6著者 氏名（和/英/ヨミ） | 高浦 則克 / Norikatsu Takaura / タカウラ ノリカツ |
| 第6著者 所属（和/英） | 日立製作所中央研究所 (略称： 日立) Central Research Laboratory, Hitachi, Ltd. (略称： Hitachi CRL) |
| 第7著者 氏名（和/英/ヨミ） | 松崎 望 / Nozomu Matsuzaki / マツザキ ノゾム |
| 第7著者 所属（和/英） | 日立製作所中央研究所 (略称： 日立) Central Research Laboratory, Hitachi, Ltd. (略称： Hitachi CRL) |
| 第8著者 氏名（和/英/ヨミ） | 黒土 健三 / Kenzo Kurotsuchi / クロツチ ケンゾウ |
| 第8著者 所属（和/英） | 日立製作所中央研究所 (略称： 日立) Central Research Laboratory, Hitachi, Ltd. (略称： Hitachi CRL) |
| 第9著者 氏名（和/英/ヨミ） | 守谷 浩志 / Hiroshi Moriya / モリヤ ヒロシ |
| 第9著者 所属（和/英） | 日立製作所機械研究所 (略称： 日立) Mechanical Engineering Research Laboratory, Hitachi, Ltd. (略称： Hitachi MERL) |
| 第10著者 氏名（和/英/ヨミ） | 茂庭 昌弘 / Masahiro Moniwa / モニワ マサヒロ |
| 第10著者 所属（和/英） | ルネサス テクノロジ (略称： ルネサステクノロジ) Renesas Corp. (略称： Renesas) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2006-01-26 10:30:00 |
| 発表時間 | 30分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2005-206 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | no.569 |
| ページ範囲 | pp.7-12 |
| ページ数 | 6 |
| 発行日 | 2006-01-19 (ICD) |
[研究会発表申込システムのトップページに戻る]