お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2006-03-09 11:30
クラスタ分割を用いたスケジューリング法の効率化
砂走裕一小平行秀高橋篤司東工大エレソ技報アーカイブへのリンク:ICD2005-230
抄録 (和) 準同期式回路のクロック合成において,レイアウト中で位置的に近い複数のレジスタを一つのクラスタにまとめ同一のクロックタイミングを割り当てることにより,高速なクロック周期を実現しつつクロック配線長を抑えるスケジューリング手法が提案された.この手法はレイアウト情報から初期分割を得て,修正を繰り返す.本研究では,レイアウトだけでなく回路の遅延情報も考慮して適切な初期分割を決定し,クロック周期の高速化を阻害するクラスタ間サイクルを効率的に解消するように拡張したスケジューリング手法を提案する.提案手法を実際の回路データに適用したところ,既存手法に比べ高速なクロック周期を短い計算時間で達成できていることが確認された. 
(英) In order to achieve a shorter clock period by a clock tree with less wire length and less power consumption, a clustering based clock scheduling algorithm was proposed. In the algorithm, first registers are partitioned
into clusters by their locations, and then clusters are modified to improve the clock period by changing the cluster to which a critical register belongs. However, the difference of the initial clustering causes dispersion of clock period improvement. In this paper, we enhance the algorithm so that an initial clustering is determined not only by register locations but also by information of circuit delay, and modified efficiently. In experiments, the validity of this enhancement is confirmed.
キーワード (和) 準同期回路 / クロック木 / クロックスケジュール / クラスタ / クリティカルサイクル / / /  
(英) semi-synchronous circuit / clock-tree / clock schedule / cluster / critical cycle / / /  
文献情報 信学技報, vol. 105, no. 644, VLD2005-113, pp. 31-36, 2006年3月.
資料番号 VLD2005-113 
発行日 2006-03-02 (VLD, ICD) 
ISSN Print edition: ISSN 0913-5685
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード エレソ技報アーカイブへのリンク:ICD2005-230

研究会情報
研究会 ICD VLD  
開催期間 2006-03-09 - 2006-03-10 
開催地(和) メルパルク沖縄 
開催地(英)  
テーマ(和) システムオンシリコン設計技術ならびにこれを活用したVLSI <オーガナイザ 池田誠(東京大学VDEC)> 
テーマ(英)  
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2006-03-ICD-VLD 
本文の言語 日本語 
タイトル(和) クラスタ分割を用いたスケジューリング法の効率化 
サブタイトル(和)  
タイトル(英) Improvement of Clustering Based Clock Scheduling Method 
サブタイトル(英)  
キーワード(1)(和/英) 準同期回路 / semi-synchronous circuit  
キーワード(2)(和/英) クロック木 / clock-tree  
キーワード(3)(和/英) クロックスケジュール / clock schedule  
キーワード(4)(和/英) クラスタ / cluster  
キーワード(5)(和/英) クリティカルサイクル / critical cycle  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 砂走 裕一 / Yuuichi Sunahashiri / スナハシリ ユウイチ
第1著者 所属(和/英) 東京工業大学大学院 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第2著者 氏名(和/英/ヨミ) 小平 行秀 / Yukihide Kohira / コヒラ ユキヒデ
第2著者 所属(和/英) 東京工業大学大学院 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第3著者 氏名(和/英/ヨミ) 高橋 篤司 / Atsushi Takahashi / タカハシ アツシ
第3著者 所属(和/英) 東京工業大学大学院 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2006-03-09 11:30:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2005-113, ICD2005-230 
巻番号(vol) vol.105 
号番号(no) no.644(VLD), no.646(ICD) 
ページ範囲 pp.31-36 
ページ数
発行日 2006-03-02 (VLD, ICD) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会