| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2007-11-20 11:20 暗号回路の電力差分解析攻撃に対して耐性があるドミノ型RSL回路の提案 ○豊田善靖・木戸健太・下林義明・藤野 毅（立命館大）  VLD2007-77 DC2007-32 |
|
| 抄録 | （和） | 耐タンパー性を備えた暗号回路を実現するためには、サイドチャネル攻撃に対する対策が必要である。特に電力差分解析( Differential Power Analysis: DPA)は、暗号鍵の推定にあたって最も有効な攻撃方法であるため、様々な対策法が提案されている。プリミティブゲートレベルでの対策法としては、ゲートの出力遷移確率を乱数により均一化するRSL(Random Switching Logic)方式が提案されている。この方式は原理的にもっとも優れた方式であると考えられるが、出力遷移確率を均一にするためにはハザードフリーであることが必要である。RSL方式では、ハザードフリーを実現するために、ゲートを前段から順次駆動する非同期タイミング信号を用いているが、本タイミング信号の回路実装が難しく、動作速度を低下させるという欠点がある。本論文ではRSLと同様の動作をドミノ回路で実現する方式を提案する。ドミノ回路なので非同期許可信号を導入しなくても、ハザードフリーを実現できる。本方式の有効性を確認するため、ガロア体の乗算器回路を設計し、シミュレーションによるDPA耐性評価と、実レイアウトを使った回路実装面積の検証を行った。 |
| （英） | Countermeasures against Side Channel Attack are necessary to achieve cryptographic circuit that has tamper resistance. Many countermeasures, especially against DPA (Differential Power Analysis), are proposed because DPA is the most effective attack to estimate cipher key. RSL (Random Switching Logic) method that makes transition probability at each gate 1/2 using random value is proposed as a countermeasure at primitive gate level. The method is effective against DPA, but requires enable signal that controls drive timing at each gate to achieve hazard-free circuits. Therefore, the circuit becomes complex. In this paper, we propose domino-RSL circuit that achieves operation similar to RSL with the domino logic. The circuit doesn’t require enable signal because domino logic is hazard-free. We evaluated our method about security against DPA and area of circuit using multiplier in Galois field. | |
| キーワード | （和） | サイドチャネル攻撃 / 電力差分解析 / RSL / ドミノ回路 / ガロア体 / / / |
| （英） | Side Channel Attack / DPA / RSL / domino logic / Galois field / / / | |
| 文献情報 | 信学技報, vol. 107, no. 334, VLD2007-77, pp. 43-48, 2007年11月. | |
| 資料番号 | VLD2007-77 | |
| 発行日 | 2007-11-13 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2007-77 DC2007-32 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF DC IPSJ-SLDM IPSJ-ARC |
| 開催期間 | 2007-11-20 - 2007-11-22 |
| 開催地（和） | 北九州国際会議場 |
| 開催地（英） | Kitakyushu International Conference Center |
| テーマ（和） | デザインガイア2007 ―VLSI設計の新しい大地を考える研究会― |
| テーマ（英） | Design Gaia 2007 ---A New Frontier in VLSI Design--- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2007-11-VLD-CPSY-RECONF-DC-IPSJ-SLDM-IPSJ-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 暗号回路の電力差分解析攻撃に対して耐性があるドミノ型RSL回路の提案 |
| サブタイトル（和） | |
| タイトル（英） | Proposal of domino-RSL circuit which is resistant to Differential Power Analysis attack on cryptographic circuit |
| サブタイトル（英） | |
| キーワード(1)（和/英） | サイドチャネル攻撃 / Side Channel Attack |
| キーワード(2)（和/英） | 電力差分解析 / DPA |
| キーワード(3)（和/英） | RSL / RSL |
| キーワード(4)（和/英） | ドミノ回路 / domino logic |
| キーワード(5)（和/英） | ガロア体 / Galois field |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 豊田 善靖 / Yoshinobu Toyoda / トヨダ ヨシノブ |
| 第1著者 所属（和/英） | 立命館大学大学院 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 木戸 健太 / Kenta Kido / キド ケンタ |
| 第2著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 下林 義明 / Yoshiaki Shitabayashi / シタバヤシ ヨシアキ |
| 第3著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 藤野 毅 / Takeshi Fujino / フジノ タケシ |
| 第4著者 所属（和/英） | 立命館大学 (略称： 立命館大) Ritsumeikan University (略称： Ritsumeikan Univ.) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2007-11-20 11:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2007-77, DC2007-32 |
| 巻番号（vol） | vol.107 |
| 号番号（no） | no.334(VLD), no.337(DC) |
| ページ範囲 | pp.43-48 |
| ページ数 | 6 |
| 発行日 | 2007-11-13 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]