| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2011-11-28 13:25 冗長/非冗長化FFによる耐ソフトエラー多重化プロセッサの性能評価 ○岡田翔伍・増田政基（京都工繊大）・姚 駿（奈良先端大）・嶋田 創（奈良先端大/JST）・小林和淑（京都工繊大/JST）  VLD2011-59 DC2011-35 |
|
| 抄録 | （和） | 近年，製造技術の進歩により微細化が進み，その影響でソフトエラー率が上昇し，様々なソフトエラー対策 がなされている。本稿では，アーキテクチャレベルでの信頼性向上を行った多重化パイプラインプロセッサを180nm プロセスで設計を行った結果を報告する。設計したプロセッサは回路レベルでソフトエラー耐性を持つ冗長FF を用い たプロセッサと，回路レベルではソフトエラー耐性のない非冗長化FF を用いたプロセッサの2 種類を設計した。冗 長化FF の消費電力は非冗長化FF の消費電力の約3 倍となるが，プロセッサ単位での消費電力では冗長化FF を用い たプロセッサは非冗長化FF を用いたプロセッサの1.28 倍になる。面積では，冗長化FF が非冗長化FF の約3 倍で， プロセッサでは冗長化FF を用いたプロセッサが非冗長化FF を用いたプロセッサの1.71 倍となった。 |
| （英） | Soft-error rates are becoming larger due to process scaling. Various ways of prediction for soft-error are being tried. In this paper, we measure power dissipation of two soft-error tolerant multiple-modular processors implemented with redundant and non-redundant flip-flops in 180nm, respectively. Redundant flip-flops have about 3x power and area than non-redundant flip-flops. The processor with redundant flip-flops has only 1.28x power and 1.71x area than the processor with non-redundant flip-flops. |
|
| キーワード | （和） | 消費電力 / 面積 / 多重化パイプラインプロセッサ / 冗長化FF / / / / |
| （英） | Power / Area / Multiple Modular Processor / Redundant FF / / / / | |
| 文献情報 | 信学技報, vol. 111, no. 324, VLD2011-59, pp. 43-48, 2011年11月. | |
| 資料番号 | VLD2011-59 | |
| 発行日 | 2011-11-21 (VLD, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2011-59 DC2011-35 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2011-11-28 - 2011-11-30 |
| 開催地（和） | ニューウェルシティ宮崎 |
| 開催地（英） | NewWelCity Miyazaki |
| テーマ（和） | デザインガイア2011 -VLSI設計の新しい大地― |
| テーマ（英） | Design Gaia 2010 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2011-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 冗長/非冗長化FFによる耐ソフトエラー多重化プロセッサの性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Performance Evaluation of Soft-Error Tolerant Multiple Modular Processors Implemented with Redundant and Non-Redundant Flip-Flops |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 消費電力 / Power |
| キーワード(2)（和/英） | 面積 / Area |
| キーワード(3)（和/英） | 多重化パイプラインプロセッサ / Multiple Modular Processor |
| キーワード(4)（和/英） | 冗長化FF / Redundant FF |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岡田 翔伍 / Shogo Okada / オカダ ショウゴ |
| 第1著者 所属（和/英） | 京都工芸繊維大学 (略称： 京都工繊大) Kyoto Institute of Technology (略称： KIT) |
| 第2著者 氏名（和/英/ヨミ） | 増田 政基 / Masaki Masuda / マスダ マサキ |
| 第2著者 所属（和/英） | 京都工芸繊維大学 (略称： 京都工繊大) Kyoto Institute of Technology (略称： KIT) |
| 第3著者 氏名（和/英/ヨミ） | 姚 駿 / Jun Yao / ヤオ ジュン |
| 第3著者 所属（和/英） | 奈良先端大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第4著者 氏名（和/英/ヨミ） | 嶋田 創 / Hajime Shimada / シマダ ハジメ |
| 第4著者 所属（和/英） | 奈良先端大学院大学 (略称： 奈良先端大/JST) Nara Institute of Science and Technology (略称： NAIST) |
| 第5著者 氏名（和/英/ヨミ） | 小林 和淑 / Kazutoshi Kobayashi / コバヤシ カズトシ |
| 第5著者 所属（和/英） | 京都工芸繊維大学 (略称： 京都工繊大/JST) Kyoto Institute of Technology (略称： KIT) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2011-11-28 13:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2011-59, DC2011-35 |
| 巻番号（vol） | vol.111 |
| 号番号（no） | no.324(VLD), no.325(DC) |
| ページ範囲 | pp.43-48 |
| ページ数 | 6 |
| 発行日 | 2011-11-21 (VLD, DC) |
[研究会発表申込システムのトップページに戻る]