講演抄録/キーワード |
講演名 |
2012-06-27 13:30
The Asymmetric I-V Characteristics of Vertical MOSFET Induced by Tapered Silicon Pillar ○Takuya Imamoto・Tetsuo Endoh(Tohoku Univ.) エレソ技報アーカイブはこちら |
抄録 |
(和) |
In this paper, we show the asymmetric I-V characteristics induced by the tapered silicon pillar of the Vertical MOSFET and its mechanism for the first time. In the case of the linear region, symmetrical I-V characteristics are observed. It is because Subthreshold Swing (SS), Threshold Voltage (Vthi), and Driving Current (Ion) are determined by the slimmest silicon pillar diameter (D) in the channel region. On the other hand, in the case of the saturation region, Ion shows asymmetric characteristics. This asymmetric characteristic is caused by the difference of the potential drop at the source side extension region. From of all, device physics of Vertical MOSFET with the tapered silicon pillar is made clear. |
(英) |
In this paper, we show the asymmetric I-V characteristics induced by the tapered silicon pillar of the Vertical MOSFET and its mechanism for the first time. In the case of the linear region, symmetrical I-V characteristics are observed. It is because Subthreshold Swing (SS), Threshold Voltage (Vthi), and Driving Current (Ion) are determined by the slimmest silicon pillar diameter (D) in the channel region. On the other hand, in the case of the saturation region, Ion shows asymmetric characteristics. This asymmetric characteristic is caused by the difference of the potential drop at the source side extension region. From of all, device physics of Vertical MOSFET with the tapered silicon pillar is made clear. |
キーワード |
(和) |
Vertical MOSFET / volume inversion / body channel / gate-all-around / / / / |
(英) |
Vertical MOSFET / volume inversion / body channel / gate-all-around / / / / |
文献情報 |
信学技報 |
資料番号 |
|
発行日 |
|
ISSN |
|
PDFダウンロード |
|
研究会情報 |
研究会 |
SDM ED |
開催期間 |
2012-06-27 - 2012-06-29 |
開催地(和) |
沖縄県青年会館 |
開催地(英) |
Okinawa Seinen-kaikan |
テーマ(和) |
2012 先端半導体デバイスの基礎と応用に関するアジア太平洋ワークショップ |
テーマ(英) |
2012 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semiconductor Devices |
講演論文情報の詳細 |
申込み研究会 |
SDM |
会議コード |
2012-06-SDM-ED |
本文の言語 |
英語 |
タイトル(和) |
|
サブタイトル(和) |
|
タイトル(英) |
The Asymmetric I-V Characteristics of Vertical MOSFET Induced by Tapered Silicon Pillar |
サブタイトル(英) |
|
キーワード(1)(和/英) |
Vertical MOSFET / Vertical MOSFET |
キーワード(2)(和/英) |
volume inversion / volume inversion |
キーワード(3)(和/英) |
body channel / body channel |
キーワード(4)(和/英) |
gate-all-around / gate-all-around |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
今本 拓也 / Takuya Imamoto / イマモト タクヤ |
第1著者 所属(和/英) |
東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.) |
第2著者 氏名(和/英/ヨミ) |
遠藤 哲郎 / Tetsuo Endoh / エンドウ テツオ |
第2著者 所属(和/英) |
東北大学 (略称: 東北大)
Tohoku University (略称: Tohoku Univ.) |
第3著者 氏名(和/英/ヨミ) |
/ / |
第3著者 所属(和/英) |
(略称: )
(略称: ) |
第4著者 氏名(和/英/ヨミ) |
/ / |
第4著者 所属(和/英) |
(略称: )
(略称: ) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2012-06-27 13:30:00 |
発表時間 |
15分 |
申込先研究会 |
SDM |
資料番号 |
|
巻番号(vol) |
vol. |
号番号(no) |
|
ページ範囲 |
|
ページ数 |
|
発行日 |
|
|