| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2013-11-28 08:30 小規模再構成可能デバイス用ソフトコア・マイクロプロセッサ ○渡辺優一・山本泰輔・吉田雄揮・谷川一哉・弘中哲夫（広島市大）  RECONF2013-46 |
|
| 抄録 | （和） | 本研究では小規模な再構成可能デバイスにも実装可能なハードウェア記述言語で提供されるソフトコア・ プロセッサを提案し実装を行った．提案するソフトコア・プロセッサは，単に処理速度を増加させるのではなく、ビッ トシリアルアーキテクチャを採用することにより，再構成可能デバイス上にマッピングする際のリソース使用量を最 小限に抑えることを目標としている．また，本稿は提案ソフトコア・プロセッサのリソース使用量と処理速度を評価 し，その結果を他で開発されている省リソースのソフトコア・プロセッサと比較を行った． |
| （英） | This paper proposes a soft-core processor implemented by using hardware description language that is possible to be implemented on small recon gurable devices. The design goal of the proposed soft-core processor is to minimize the resource usage when mapped on the recon gurable devices by adopting bit-serial architecture, not only to increase the processing speed, but also to minimize it. This paper also evaluates the resource usages and processing speed of the proposed soft-core processors, and compares the results between other soft-core processor with small resource usages. |
|
| キーワード | （和） | ソフトコア・プロセッサ / ソフトコアIP / PLD / FPGA / アーキテクチャ / / / |
| （英） | soft-core CPU / soft-core IP / PLD / FPGA / architecture / / / | |
| 文献情報 | 信学技報, vol. 113, no. 325, RECONF2013-46, pp. 39-44, 2013年11月. | |
| 資料番号 | RECONF2013-46 | |
| 発行日 | 2013-11-20 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2013-46 |
|
| 研究会情報 | |
| 研究会 | VLD DC IPSJ-SLDM CPSY RECONF ICD CPM |
| 開催期間 | 2013-11-27 - 2013-11-29 |
| 開催地（和） | 鹿児島県文化センター |
| 開催地（英） | |
| テーマ（和） | デザインガイア2013 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2013 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2013-11-VLD-DC-SLDM-CPSY-RECONF-ICD-CPM |
| 本文の言語 | 日本語 |
| タイトル（和） | 小規模再構成可能デバイス用ソフトコア・マイクロプロセッサ |
| サブタイトル（和） | |
| タイトル（英） | Soft-core microprocessor for small reconfigurable device |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ソフトコア・プロセッサ / soft-core CPU |
| キーワード(2)（和/英） | ソフトコアIP / soft-core IP |
| キーワード(3)（和/英） | PLD / PLD |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | アーキテクチャ / architecture |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 渡辺 優一 / Yuichi Watanabe / ワタナベ ユウイチ |
| 第1著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 山本 泰輔 / Taisuke Yamamoto / ヤマモト タイスケ |
| 第2著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 吉田 雄揮 / Yuki Yoshida / ヨシダ ユウキ |
| 第3著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 谷川 一哉 / Kazuya Tanigawa / タニガワ カズヤ |
| 第4著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 弘中 哲夫 / Tetsuo Hironaka / ヒロナカ テツオ |
| 第5著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： Hiroshima City Univ.) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2013-11-28 08:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2013-46 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.325 |
| ページ範囲 | pp.39-44 |
| ページ数 | 6 |
| 発行日 | 2013-11-20 (RECONF) |
[研究会発表申込システムのトップページに戻る]