講演抄録/キーワード |
講演名 |
2014-09-18 16:10
通信SoC用リコンフィギャラブルプロトコル処理回路の提案 ○八田彩希・田中伸幸・重松智志(NTT) RECONF2014-22 |
抄録 |
(和) |
アクセス網に用いられる通信用SoCのプロトコル処理回路は、通信方式によって決まる要求性能を満たすとともに、小面積化と様々な処理が可能な柔軟性が必要とされている。柔軟性を実現するために汎用的なリコンフィギャラブルデバイスのアーキテクチャを用いてプロトコル処理回路を実現する場合、通信プロトコル処理に適したアーキテクチャで無い為、構成要素であるリコンフィギャラブルセルの利用効率が悪くなる。その結果、実装後の小面積化が困難という課題が生じる。本稿では、小面積化を目的として、通信プロトコル処理の特徴を利用した新規アーキテクチャについて提案する。提案アーキテクチャでは、プロトコル処理に特化した3種類のセルの数を自由に組み合わせられる為、プロトコル処理に合わせて必要なセルの数を用意することができる。そのため、セル利用効率を高めることが可能となる。提案アーキテクチャの面積を評価するためにFPGAに実装した結果、専用回路で同等の処理を行う回路と比較して、33%の面積ペナルティで柔軟性を増すプロトコル処理回路が実現できることを示した。 |
(英) |
We propose an architecture of dynamically reconfigurable hardware for protocol processing (DRHPP) for a communications system on a chip (SoC) in access networks to provide flexibility with high area efficiency. The DRHPP enables the modification and addition of various communications-protocol-processing functions. Our architecture consists of three types of cells. The optimized number of these types of cells for the intended protocol processing can be implemented for increasing cell-utilization efficiency, which can decrease the total area. Additionally, the best granularity for the cell also contributes to a decrease of the total area. We implemented a protocol-processing circuit using DRHPP for protocol-frame parser processing. Implementation results show the proposed architecture improves flexibility with only a 33% area penalty in comparison with a hard-wired protocol-processing circuit. |
キーワード |
(和) |
通信プロトコル処理 / 面積利用効率 / プロトコル処理用セル / 通信用SoC / アクセス網 / / / |
(英) |
communications-protocol processing / area efficiency / optimized cell / comminications SoC / access networks / / / |
文献情報 |
信学技報, vol. 114, no. 223, RECONF2014-22, pp. 29-34, 2014年9月. |
資料番号 |
RECONF2014-22 |
発行日 |
2014-09-11 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2014-22 |