講演抄録/キーワード |
講演名 |
2017-01-23 15:20
高速シリアル光インターコネクトを用いたFPGA分割実装 ○村瀬 大・高木大智・尼崎太樹・久我守弘・飯田全広・末吉敏則(熊本大) VLD2016-75 CPSY2016-111 RECONF2016-56 |
抄録 |
(和) |
チップ間の接続に高速シリアル光インターコネクトを使用したマルチプルFPGAシステムを構成し,FPGAエミュレータを提案する.従来のパラレル接続ではI/O数に制限があるが,本システムでは特に問題とならない.実際に3種類のVTRベンチマーク回路を行った.その結果,I/O数の制限でパラレル接続のマルチプルFPGAでは実装ができない回路においても,21.2MHzで動作することを確認した. |
(英) |
We propose a multiple FPGA system using high speed optical serial interconnection for a inter-connection of FPGAs. In this paper, we can implement digital circuits on propose system as a ASIC emulator. Although traditional system which uses parallel connection is limited by bandwidth of the number of I/Os, proposed system has no restriction. We evaluate by using three VTR benchmark circuits. As a result, our proposed system can execute 21.2MHz when implementing the circuit which we cannot treat for parallel connected FPGA because of restriction of the number of I/Os. |
キーワード |
(和) |
FPGA / 光通信 / 高速シリアル通信 / / / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 116, no. 417, RECONF2016-56, pp. 31-36, 2017年1月. |
資料番号 |
RECONF2016-56 |
発行日 |
2017-01-16 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2016-75 CPSY2016-111 RECONF2016-56 |