講演抄録/キーワード |
講演名 |
2017-11-07 10:55
FBDで記述された産業用制御演算向けFPGAオーバーレイアーキテクチャ ○瀬川泰誠・柴田裕一郎・田中雅晴・森本賢一・丸田英徳(長崎大)・黒川不二雄(長崎総合科学大) RECONF2017-44 |
抄録 |
(和) |
本論文では,FBD (Function Block Diagram)言語で記述された産業用制御
ロジックのFPGA実装法について議論する.
高位合成による直接変換,2段バスオーバーレイアーキテクチャの導入,スカラ
プロセッサ型オーバーレイアーキテクチャの導入の3つの手法により制御ロジック
をFPGA実装し,性能,資源利用効率のオーバーヘッドを比較する.
高位合成による直接変換は要求性能を大きく上回るものの,
生成されるハードウェアの規模が大きく実用上問題のあることが分かった.
そこで,2段バスオーバーレイアーキテクチャの導入を評価したところ,
高位合成による直接変換に比べて,演算時間は約2.5倍に増加したが
1シートあたりの資源利用効率は約800倍程度向上することが分かった.
次にTomasuloアルゴリズムを採用したオーバーレイアーキテクチャの導入を
評価した結果,演算器の並列度を1としたとき,
高位合成による直接変換に対する性能低下を1.9倍に抑えつつ,
資源利用効率を約1,000倍程度改善できることが分かった. |
(英) |
|
キーワード |
(和) |
FPGA / FBD / オーバーレイアーキテクチャ / / / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 117, no. 279, RECONF2017-44, pp. 43-48, 2017年11月. |
資料番号 |
RECONF2017-44 |
発行日 |
2017-10-30 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
RECONF2017-44 |