講演抄録/キーワード |
講演名 |
2019-09-06 10:50
FPGA内蔵CPUを用いたOVSオフロードの開発と評価 ○兵頭和樹・清水貴志(富士通研)・深野晴久(富士通九州ネットワークテクノロジーズ)・麻野克仁(富士通研)・松浦康道(富士通) CS2019-53 |
抄録 |
(和) |
NFV(Network Function Virtualization)ではサーバ内のパケット中継が増大し,高い中継性能を達成するために仮想スイッチに多数のCPUコアを割り当てる必要がある.そのためアプリケーションに割り当てるCPUコア数が不足する事態が発生しており,中継処理からCPUコアを解放するオフロード技術が注目されている.
本稿では,当社で開発を行ったFPGA内蔵CPUを用いたOVS(Open vSwitch)オフロードのアーキテクチャおよび評価結果を報告する. |
(英) |
In the NFV (Network Function Virtualization), quantum of packet relaying by software virtual switch is exploded in the server. So, many CPU cores are need to assign to software virtual switch in order to achieve high performance of packet relaying. It leads CPU cores are not enough for application. Offload technologies to release CPU cores from packet relaying by software are gathering attention in this situation. In this paper, we present architecture and experimental results of our implemented OVS acceleration with FPGA offload. |
キーワード |
(和) |
仮想スイッチ / FPGA / オフロード / NFV / / / / |
(英) |
Virtual Switch / FPGA / offload / NFV / / / / |
文献情報 |
信学技報, vol. 119, no. 196, CS2019-53, pp. 33-38, 2019年9月. |
資料番号 |
CS2019-53 |
発行日 |
2019-08-29 (CS) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CS2019-53 |