| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2020-02-26 16:35 耐電源ノイズ用ラッチのソフトエラー耐性 ○木下湧矢・三浦幸也（首都大東京）  DC2019-97 |
|
| 抄録 | （和） | 近年，VLSI回路の微細化や電源電圧の低下に伴い，ソフトエラーによる信頼性の低下が問題となっている．ソフトエラーの影響は，以前は放射線の多い宇宙空間で稼働する衛星などの宇宙機器での問題であったが，近年では地上でもソフトエラー起因の誤動作が顕在化しており，その対策が求められている．そこで，先行研究にて提案した筆者らの耐電源ノイズ用FFのラッチ回路が一部冗長化された回路構造となっていることに着目し，本研究ではそのラッチにおけるソフトエラー耐性について評価した．HSPICEによるシミュレーションの結果，このラッチが電源ノイズ耐性だけでなくソフトエラーにも耐性を持つこと示し，これらに対して高い信頼性を持つことを示す． |
| （英） | In recent years, with the scaling down and low-power operation of VLSI circuits, reliability degradation due to soft errors has become a problem. Previously, its effect was only problem with space-related equipment such as satellites. However, recently, failures due to soft errors have become obvious problem on the earth, then countermeasures are required. In our previous study, new FF circuits which are countermeasures for power supply noise have been developed. The authors focused on the fact that its latch circuit (Half-Duplex latch) has a partially redundant circuit structure, so we evaluated its soft error tolerance. From results of HSPICE simulation, it is shown that this latch is not only tolerant to power supply noise but also soft error, and the proposed latch shows high-reliability for them. | |
| キーワード | （和） | ソフトエラー / ラッチ / ビット反転 / 半二重化 / クロックドインバータ / トランスミッションゲート / / |
| （英） | Soft Error / Latch / Bit-Flip / Half-Duplex / Clocked Inverter / Transmission Gate / / | |
| 文献情報 | 信学技報, vol. 119, no. 420, DC2019-97, pp. 67-72, 2020年2月. | |
| 資料番号 | DC2019-97 | |
| 発行日 | 2020-02-19 (DC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2019-97 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2020-02-26 - 2020-02-26 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2020-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 耐電源ノイズ用ラッチのソフトエラー耐性 |
| サブタイトル（和） | |
| タイトル（英） | Soft Error Tolerance of Power-Supply-Noise Hardened Latches |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ソフトエラー / Soft Error |
| キーワード(2)（和/英） | ラッチ / Latch |
| キーワード(3)（和/英） | ビット反転 / Bit-Flip |
| キーワード(4)（和/英） | 半二重化 / Half-Duplex |
| キーワード(5)（和/英） | クロックドインバータ / Clocked Inverter |
| キーワード(6)（和/英） | トランスミッションゲート / Transmission Gate |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 木下 湧矢 / Yuya Kinoshita / キノシタ ユウヤ |
| 第1著者 所属（和/英） | 首都大学東京 (略称： 首都大東京) Tokyo Metropolitan University (略称： Tokyo Metropolitan Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 三浦 幸也 / Yukiya Miura / ミウラ ユキヤ |
| 第2著者 所属（和/英） | 首都大学東京 (略称： 首都大東京) Tokyo Metropolitan University (略称： Tokyo Metropolitan Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2020-02-26 16:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2019-97 |
| 巻番号（vol） | vol.119 |
| 号番号（no） | no.420 |
| ページ範囲 | pp.67-72 |
| ページ数 | 6 |
| 発行日 | 2020-02-19 (DC) |
[研究会発表申込システムのトップページに戻る]