講演抄録/キーワード |
講演名 |
2020-03-04 11:20
Via-Switch FPGAを対象とする算術演算アプリケーション回路の実装方式検討 ○今川隆司(立命館大)・劉 載勲(東工大)・橋本昌宜(阪大)・越智裕之(立命館大) VLD2019-98 HWS2019-71 |
抄録 |
(和) |
Via-Switch FPGA は従来のSRAM ベースのFPGA とは異なる特徴があり,その違いを考慮したアプリケーション回路の方式の検討やテクノロジマッピングが必要になる.本稿では,行列乗算やFFT といった典型的な算術演算アプリケーションを対象として,AB への積極的なマッピングに基づく回路方式を検討し,これによる演算資源量やfan-out 数の違いを報告する. |
(英) |
Via-Switch FPGAs have different features from conventional SRAM-based FPGAs. It is necessary to build the application circuit implementation methodology and technology mapping algorithm in consideration of their difference. In this paper, we compare typical arithmetic-operation-based application circuits, such as matrix multiplication and FFT, implemented by different technology mapping policies, and report the differences in the number of computation resources and the number of their fan-outs. |
キーワード |
(和) |
Via-Switch FPGA / テクノロジマッピング / / / / / / |
(英) |
Via-Switch FPGA / technology mapping / / / / / / |
文献情報 |
信学技報, vol. 119, no. 443, VLD2019-98, pp. 25-29, 2020年3月. |
資料番号 |
VLD2019-98 |
発行日 |
2020-02-26 (VLD, HWS) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2019-98 HWS2019-71 |
研究会情報 |
研究会 |
HWS VLD |
開催期間 |
2020-03-04 - 2020-03-07 |
開催地(和) |
沖縄県青年会館 |
開催地(英) |
Okinawa Ken Seinen Kaikan |
テーマ(和) |
システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
テーマ(英) |
Design Technology for System-on-Silicon, Hardware Security, etc. |
講演論文情報の詳細 |
申込み研究会 |
VLD |
会議コード |
2020-03-HWS-VLD |
本文の言語 |
日本語 |
タイトル(和) |
Via-Switch FPGAを対象とする算術演算アプリケーション回路の実装方式検討 |
サブタイトル(和) |
|
タイトル(英) |
A Study of Arithmetic-Oriented Application Implementations for Via-Switch FPGA |
サブタイトル(英) |
|
キーワード(1)(和/英) |
Via-Switch FPGA / Via-Switch FPGA |
キーワード(2)(和/英) |
テクノロジマッピング / technology mapping |
キーワード(3)(和/英) |
/ |
キーワード(4)(和/英) |
/ |
キーワード(5)(和/英) |
/ |
キーワード(6)(和/英) |
/ |
キーワード(7)(和/英) |
/ |
キーワード(8)(和/英) |
/ |
第1著者 氏名(和/英/ヨミ) |
今川 隆司 / Takashi Imagawa / イマガワ タカシ |
第1著者 所属(和/英) |
立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.) |
第2著者 氏名(和/英/ヨミ) |
劉 載勲 / Yu Jaehoon / ユ ジェフン |
第2著者 所属(和/英) |
東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Tech) |
第3著者 氏名(和/英/ヨミ) |
橋本 昌宜 / Masanori Hashimoto / ハシモト マサノリ |
第3著者 所属(和/英) |
大阪大学 (略称: 阪大)
Osaka University (略称: Osaka Univ.) |
第4著者 氏名(和/英/ヨミ) |
越智 裕之 / Hiroyuki Ochi / オチ ヒロユキ |
第4著者 所属(和/英) |
立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.) |
第5著者 氏名(和/英/ヨミ) |
/ / |
第5著者 所属(和/英) |
(略称: )
(略称: ) |
第6著者 氏名(和/英/ヨミ) |
/ / |
第6著者 所属(和/英) |
(略称: )
(略称: ) |
第7著者 氏名(和/英/ヨミ) |
/ / |
第7著者 所属(和/英) |
(略称: )
(略称: ) |
第8著者 氏名(和/英/ヨミ) |
/ / |
第8著者 所属(和/英) |
(略称: )
(略称: ) |
第9著者 氏名(和/英/ヨミ) |
/ / |
第9著者 所属(和/英) |
(略称: )
(略称: ) |
第10著者 氏名(和/英/ヨミ) |
/ / |
第10著者 所属(和/英) |
(略称: )
(略称: ) |
第11著者 氏名(和/英/ヨミ) |
/ / |
第11著者 所属(和/英) |
(略称: )
(略称: ) |
第12著者 氏名(和/英/ヨミ) |
/ / |
第12著者 所属(和/英) |
(略称: )
(略称: ) |
第13著者 氏名(和/英/ヨミ) |
/ / |
第13著者 所属(和/英) |
(略称: )
(略称: ) |
第14著者 氏名(和/英/ヨミ) |
/ / |
第14著者 所属(和/英) |
(略称: )
(略称: ) |
第15著者 氏名(和/英/ヨミ) |
/ / |
第15著者 所属(和/英) |
(略称: )
(略称: ) |
第16著者 氏名(和/英/ヨミ) |
/ / |
第16著者 所属(和/英) |
(略称: )
(略称: ) |
第17著者 氏名(和/英/ヨミ) |
/ / |
第17著者 所属(和/英) |
(略称: )
(略称: ) |
第18著者 氏名(和/英/ヨミ) |
/ / |
第18著者 所属(和/英) |
(略称: )
(略称: ) |
第19著者 氏名(和/英/ヨミ) |
/ / |
第19著者 所属(和/英) |
(略称: )
(略称: ) |
第20著者 氏名(和/英/ヨミ) |
/ / |
第20著者 所属(和/英) |
(略称: )
(略称: ) |
講演者 |
第1著者 |
発表日時 |
2020-03-04 11:20:00 |
発表時間 |
25分 |
申込先研究会 |
VLD |
資料番号 |
VLD2019-98, HWS2019-71 |
巻番号(vol) |
vol.119 |
号番号(no) |
no.443(VLD), no.444(HWS) |
ページ範囲 |
pp.25-29 |
ページ数 |
5 |
発行日 |
2020-02-26 (VLD, HWS) |
|