講演抄録/キーワード |
講演名 |
2020-09-11 14:55
Randomly Wired Convolutional Neural Networkを対象とするCNN推論アクセラレータのFPGA実装について ○倉持亮佑・中原啓貴(東工大) RECONF2020-27 |
抄録 |
(和) |
畳み込みニューラルネットワーク (CNN) は組み込みシステムやデータセンターなどで広く使用されてお り,画像を対象とするタスクにおいて非常に高い認識精度を得ることができている. 特にCNN をデータセンターで運用する際には,高認識精度・短レイテンシが重要となる. 本研究ではランダムグラフを基にCNNモデルを構築する, Randomly Wired Convolutional Neural Network (RWCNN) を対象とした推論アクセラレータを提案する. RWCNN は並列処理可能な層数が多いため,複数の計算ユニットを並列に使用することによりレイテンシを短くすることが可能となる. 複数の計算ユニットが同時に複数の特徴マップメモリにアクセスする必要があるため,特徴マップメモリ としてHBM2を使用する. HBM チャネルと各計算ユニットをクロスバースイッチを用いて配線することにより,効率的に入力特徴マップの選択を行う. RWCNN の各層を複数の計算ユニットに割り当てるスケジューリング問題を考え,割り当てられたスケジュールを基に干渉グラフの彩色を行い,各層の特徴マップを各HBMチャネルへと割り当てる. これにより,HBM チャネルへのアクセスを各計算ユニットで並列に行うことができるようになり,高速にRWCNNの処理を行うことができるようになる. 提案アクセラレータを Alveo U50 FPGA 上に実装し,RWCNN と 同等な計算コストである ResNet-50 を対象とする推論アクセラレータとの比較を行う. ImageNet画像分類タスクにおいて,従来のアクセラレータよりもレイテンシを約43%短くすることができた. |
(英) |
Convolutional neural networks(CNNs) are widely used for image tasks in both embedded systems and data centers. Particularly, when deploying CNNs in a data center, achieving high accuracy and low latency are important for various tasks. We propose an FPGA-based inference accelerator for randomly wired convolutional neural networks(RWCNNs), whose layer structures are based on random graph models.
Because RWCNN can be processed in parallel, we can reduce the latency by concurrently using multiple computational units. We use the HBM2 to store feature maps, as multiple computational units need to simultaneously access different feature maps. In addition, the HBM channels and computational units are connected using a crossbar switch to efficiently transfer the feature maps. We allocate each layer to computational units using a simple heuristic algorithm. In addition, we allocate each layer to the HBM channels by coloring a conflict graph built based on the allocated schedule. This makes it possible for the computational units to access HBM channels in parallel. We implemented our accelerator on an Alveo U50 FPGA and compared it with a FPGA-based inference accelerator that targets ResNet-50. In the ImageNet image classification task, we could process an image in 16.6 ms, which is 43% lower than that for a conventional accelerator. |
キーワード |
(和) |
Deep Learning / CNN / FPGA / RWCNN / / / / |
(英) |
Deep Learning / CNN / FPGA / RWCNN / / / / |
文献情報 |
信学技報, vol. 120, no. 168, RECONF2020-27, pp. 48-53, 2020年9月. |
資料番号 |
RECONF2020-27 |
発行日 |
2020-09-03 (RECONF) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
査読に ついて |
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります. |
PDFダウンロード |
RECONF2020-27 |