お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2022-03-01 10:55
オンチップ遅延測定における温度電圧の影響補正について
加藤隆明九工大)・三宅庸資プリバテック)・梶原誠司九工大DC2021-67
抄録 (和) 論理回路の経年劣化の問題に対して,フィールドで定期的に遅延測定することが有効である.フィールド測定した遅延値は測定時の温度や電圧の変動の影響を受けているため,異なる時刻で測定した遅延値を比較するには,温度電圧の環境変動の影響を排除するよう遅延値を補正する必要がある.これまでに,遅延と同時に測定したチップの温度電圧値を使って遅延値の補正を行う手法が提案されているが,この手法は温度電圧の計算を含め複数の計算過程を経るため,途中の式の近似誤差が蓄積され補正誤差が拡大する課題があった.本稿では,この補正誤差の低減のため,温度電圧値を用いずにリングオシレータの測定値を用いた新たな温度電圧影響の補正手法の提案する.更に式精度を高めるために電圧が異なる測定値2点などを用いて補正式のキャリブレーション処理も導入する.本稿の最後に,65nmCMOS試作チップの実測データにより提案手法の有効性を示す. 
(英) It is effective for aging of a logic circuit to measure a circuit delay periodically in field. In order to compare the delay value with other values measured in different time, the delay value should be corrected because the circuit delay is affected by variation of temperature and voltage in field measurement. In the previous work correction was done by using temperature and voltage values computed with an on-chip sensor, however it had a problem that correction errors are accumulated through the complex calculation process. This paper proposes a new correction method to eliminate temperature and voltage effects from measured delay values with ring-oscillators. In addition, a calibration method for reducing correction errors is proposed, and finally evaluation results with TEG chips in 65nm CMOS process shows effectiveness of the proposed methods.
キーワード (和) 遅延測定 / フィールドテスト / 論理BIST / 劣化検知 / リングオシレータ / / /  
(英) Delay measurement / In-field test / Logic BIST / Degradation detection / Ring-Oscillator / / /  
文献情報 信学技報, vol. 121, no. 388, DC2021-67, pp. 18-23, 2022年3月.
資料番号 DC2021-67 
発行日 2022-02-22 (DC) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード DC2021-67

研究会情報
研究会 DC  
開催期間 2022-03-01 - 2022-03-01 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) VLSI設計とテストおよび一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 DC 
会議コード 2022-03-DC 
本文の言語 日本語 
タイトル(和) オンチップ遅延測定における温度電圧の影響補正について 
サブタイトル(和)  
タイトル(英) On Correction for Temperature and Voltage Effects in On-Chip Delay Measurement 
サブタイトル(英)  
キーワード(1)(和/英) 遅延測定 / Delay measurement  
キーワード(2)(和/英) フィールドテスト / In-field test  
キーワード(3)(和/英) 論理BIST / Logic BIST  
キーワード(4)(和/英) 劣化検知 / Degradation detection  
キーワード(5)(和/英) リングオシレータ / Ring-Oscillator  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 加藤 隆明 / Takaaki Kato / カトウ タカアキ
第1著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: KIT)
第2著者 氏名(和/英/ヨミ) 三宅 庸資 / Yousuke Miyake / ミヤケ ヨウスケ
第2著者 所属(和/英) 株式会社プリバテック (略称: プリバテック)
PRIVATECH Inc. (略称: PRIVATECH)
第3著者 氏名(和/英/ヨミ) 梶原 誠司 / Seiji Kajihara / カジハラ セイジ
第3著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: KIT)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2022-03-01 10:55:00 
発表時間 25分 
申込先研究会 DC 
資料番号 DC2021-67 
巻番号(vol) vol.121 
号番号(no) no.388 
ページ範囲 pp.18-23 
ページ数
発行日 2022-02-22 (DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会