| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2023-01-23 11:20 オートエンコーダによる特徴抽出を用いたFPGA論理素子配置手法の初期評価 ○讃岐純平・渡邊伊吹・窪田昌史・弘中哲夫（広島市大）  VLD2022-58 RECONF2022-81 |
|
| 抄録 | （和） | FPGAの論理素子配置手法には、SA法が広く用いられている．我々は，SA法の配置評価にニューラルネットワークを導入し，より良い配置を得る研究を行っている．しかし，配置評価にはまだ最適化の余地がある．本研究ではオートエンコーダモデルを結合した多層モデルを提案し，学習精度の向上や配置配線結果の改善を目指す．提案したモデルでは従来モデルに比べて約7% 配置評価精度が向上した．また，提案モデルをSA 法の配置評価に適用することで，配線混雑度やクリティカルパス遅延などを改善することができた． |
| （英） | The SA method is widely used as a logic device placement method for FPGAs. We have introduced neural networks to the placement evaluation of the SA method to obtain better placement. However, there is still room for optimization in the placement evaluation. In this paper, we propose a multi-layered model that combines an autoencoder model, aiming to improve the learning accuracy and placement and routing results. The proposed model improves placement evaluation accuracy by approximately 7% compared to the conventional model. The proposed model can also be applied to the placement evaluation of the SA method to improve the wiring congestion and critical path delay. | |
| キーワード | （和） | FPGA / ニューラルネットワーク / オートエンコーダ / 配置配線 / CAD / / / |
| （英） | FPGA / MachineLearning / Placement / CAD / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 354, RECONF2022-81, pp. 13-18, 2023年1月. | |
| 資料番号 | RECONF2022-81 | |
| 発行日 | 2023-01-16 (VLD, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2022-58 RECONF2022-81 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM RECONF VLD |
| 開催期間 | 2023-01-23 - 2023-01-24 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス 来往舎2階大会議室 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2023-01-SLDM-RECONF-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | オートエンコーダによる特徴抽出を用いたFPGA論理素子配置手法の初期評価 |
| サブタイトル（和） | |
| タイトル（英） | Initial Evaluation of FPGA Logic Element Placement Method Using Feature Extraction with Autoencoder |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | ニューラルネットワーク / MachineLearning |
| キーワード(3)（和/英） | オートエンコーダ / Placement |
| キーワード(4)（和/英） | 配置配線 / CAD |
| キーワード(5)（和/英） | CAD / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 讃岐 純平 / Junpei Sanuki / サヌキ ジュンペイ |
| 第1著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： HCU) |
| 第2著者 氏名（和/英/ヨミ） | 渡邊 伊吹 / Ibuki Watanabe / ワタナベ イブキ |
| 第2著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： HCU) |
| 第3著者 氏名（和/英/ヨミ） | 窪田 昌史 / Atsushi Kubota / クボタ アツシ |
| 第3著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： HCU) |
| 第4著者 氏名（和/英/ヨミ） | 弘中 哲夫 / Tetsuo Hironaka / ヒロナカ テツオ |
| 第4著者 所属（和/英） | 広島市立大学 (略称： 広島市大) Hiroshima City University (略称： HCU) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2023-01-23 11:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2022-58, RECONF2022-81 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.353(VLD), no.354(RECONF) |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2023-01-16 (VLD, RECONF) |
[研究会発表申込システムのトップページに戻る]