講演抄録/キーワード |
講演名 |
2023-09-15 13:25
大量データ転送に向けたベクトルレジスタ共有機構を用いたハードウェア・アクセラレータの実装と評価 ○加藤倫也・田中友章(東京農工大)・田中清史(北陸先端大)・長名保範(熊本大)・三好健文(わさらぼ)・多田十兵衛(山形大)・中條拓伯(東京農工大) RECONF2023-29 |
抄録 |
(和) |
ベクトルレジスタ共有機構は,ベクトルプロセッサ中のベクトルレジスタの一部とアクセラレータとを接続することでデータ転送を行う方式である.本研究では,畳み込み演算を対象としたアクセラレータを実装し,シミュレーションにより実行にかかったサイクル数を計測することで検証した. |
(英) |
Vector Register Sharing Mechanism is a method of data transfer by connecting some of the vector registers in the vector processor to the accelerator. In this study, we implemented an accelerator for convolutional operations and verified it by measuring the number of cycles through simulations. |
キーワード |
(和) |
RISC-V / RVV / ハードウェア・アクセラレーション / ベクトルプロセッサ / / / / |
(英) |
RISC-V / RVV / Hardware Acceleration / Vector Processor / / / / |
文献情報 |
信学技報, vol. 123, no. 191, RECONF2023-29, pp. 40-45, 2023年9月. |
資料番号 |
RECONF2023-29 |
発行日 |
2023-09-07 (RECONF) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
査読に ついて |
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります. |
PDFダウンロード |
RECONF2023-29 |