お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 【重要】研究会・各種料金のお支払い方法変更について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2024-06-06 15:20
高位合成とFPGA内蔵メモリを組み合わせたスプライト描画ハードウェアの開発
青木啓悟山脇 彰九工大SIS2024-6
抄録 (和) 携帯端末には更なる高性能・高機能化と一層の省電力化が求められている.ハードウェアの動的再構成を備えたモバイル端末において,高性能・省電力なゲームアプリを実現すべく,高位合成によるソフトウェアの自動ハードウェア化に適したライブラリを開発している.通常,ゲームに使用する画像等は大容量な外部メモリに保存するが,外部からの読み出しでは時間がかかることが予想される.そこで,本稿では,動的再構成デバイスであるFPGAが内蔵する組み込みメモリを画像の保存に利用し,それに高位合成に最適化されたソフトウェアを組み合わせたスプライト描画ハードウェアを開発した.実機を用いた実証実験を通して,実行時間や回路規模,電力効率を評価する. 
(英) Mobile terminals are required to have higher performance and functionality while conserving even more power. To realize high-performance and low-power game applications on mobile terminals with dynamic hardware reconfiguration on an FPGA, we are developing a library suitable for automatic conversion from software to hardware using high-level synthesis. Usually, large images and other data used in games are stored in an external memory instead of hardware internally but reading them from the external memory may be time-consuming. This paper develops a sprite rendering hardware combining the embedded memory in an FPGA with software optimized for high-level synthesis. Through demonstration experiments using an actual device, this paper evaluates the execution time, circuit size, and power efficiency.
キーワード (和) FPGA / 高位合成 / スプライト / BRAM / / / /  
(英) FPGA / High-level synthesis / Sprite Draw / BRAM / / / /  
文献情報 信学技報, vol. 124, no. 57, SIS2024-6, pp. 29-34, 2024年6月.
資料番号 SIS2024-6 
発行日 2024-05-30 (SIS) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SIS2024-6

研究会情報
研究会 SIS  
開催期間 2024-06-06 - 2024-06-07 
開催地(和) 広島大学 学士会館 レセプションホール 
開催地(英) Hiroshima University 
テーマ(和) 知的マルチメディアシステム, 組込み応用システム, 立体映像技術, 一般 
テーマ(英) Intelligent Multimedia Systems, Applied Embedded Systems, Three-Dimensional Image Technology (3DIT), etc. 
講演論文情報の詳細
申込み研究会 SIS 
会議コード 2024-06-SIS 
本文の言語 日本語 
タイトル(和) 高位合成とFPGA内蔵メモリを組み合わせたスプライト描画ハードウェアの開発 
サブタイトル(和)  
タイトル(英) Development of sprite drawing hardware combining high-level synthesis and FPGA internal memory 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) 高位合成 / High-level synthesis  
キーワード(3)(和/英) スプライト / Sprite Draw  
キーワード(4)(和/英) BRAM / BRAM  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 青木 啓悟 / Keigo Aoki / アオキ ケイゴ
第1著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyutech)
第2著者 氏名(和/英/ヨミ) 山脇 彰 / Akira Yamawaki / ヤマワキ アキラ
第2著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyutech)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
第21著者 氏名(和/英/ヨミ) / /
第21著者 所属(和/英) (略称: )
(略称: )
第22著者 氏名(和/英/ヨミ) / /
第22著者 所属(和/英) (略称: )
(略称: )
第23著者 氏名(和/英/ヨミ) / /
第23著者 所属(和/英) (略称: )
(略称: )
第24著者 氏名(和/英/ヨミ) / /
第24著者 所属(和/英) (略称: )
(略称: )
第25著者 氏名(和/英/ヨミ) / /
第25著者 所属(和/英) (略称: )
(略称: )
第26著者 氏名(和/英/ヨミ) / /
第26著者 所属(和/英) (略称: )
(略称: )
第27著者 氏名(和/英/ヨミ) / /
第27著者 所属(和/英) (略称: )
(略称: )
第28著者 氏名(和/英/ヨミ) / /
第28著者 所属(和/英) (略称: )
(略称: )
第29著者 氏名(和/英/ヨミ) / /
第29著者 所属(和/英) (略称: )
(略称: )
第30著者 氏名(和/英/ヨミ) / /
第30著者 所属(和/英) (略称: )
(略称: )
第31著者 氏名(和/英/ヨミ) / /
第31著者 所属(和/英) (略称: )
(略称: )
第32著者 氏名(和/英/ヨミ) / /
第32著者 所属(和/英) (略称: )
(略称: )
第33著者 氏名(和/英/ヨミ) / /
第33著者 所属(和/英) (略称: )
(略称: )
第34著者 氏名(和/英/ヨミ) / /
第34著者 所属(和/英) (略称: )
(略称: )
第35著者 氏名(和/英/ヨミ) / /
第35著者 所属(和/英) (略称: )
(略称: )
第36著者 氏名(和/英/ヨミ) / /
第36著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2024-06-06 15:20:00 
発表時間 20分 
申込先研究会 SIS 
資料番号 SIS2024-6 
巻番号(vol) vol.124 
号番号(no) no.57 
ページ範囲 pp.29-34 
ページ数
発行日 2024-05-30 (SIS) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会