10月18日(木) 午後 IE/SIP(1) 13:30 - 14:45 |
(1) |
13:30-13:55 |
移動方向変化に対応した立体高次自己局所相関特徴を用いた人物動作判別 |
○石井健幸・村上仁己・小池 淳(成蹊大) |
(2) |
13:55-14:20 |
復号時の誤差増幅を回避する重み付きメディアンカット量子化 ~ 疎ヒストグラム画像の高画質なデータ圧縮 ~ |
○五十嵐 徹・岩橋政宏(長岡技科大)・貴家仁志(首都大東京) |
(3) |
14:20-14:45 |
誤差基準にL1ノルムを用いたヒルベルト変換器の設計 |
○村上郁矢・相川直幸(東京理科大) |
|
14:45-15:00 |
休憩 ( 15分 ) |
10月18日(木) 午後 IE(2) 15:00 - 15:50 |
(4) |
15:00-15:25 |
光再構成型ビジョンチップによる16階調グレーレベル画像認識 |
○上窪勇貴・渡邊 実・川人祥二(静岡大) |
(5) |
15:25-15:50 |
タブレット型PCを用いた対話的なデッサン学習支援システムの開発における陰影学習の検討 |
○澤田明宏・亀田昌志(岩手県立大) |
|
15:50-16:00 |
休憩 ( 10分 ) |
10月18日(木) 午後 IE(3) 16:00 - 17:00 |
(6) |
16:00-17:00 |
[招待講演]人間中心のリアルワールド知能システムのための計算技術 |
○張山昌論・亀山充隆(東北大) |
10月19日(金) 午前 ICD(1) 09:00 - 10:40 |
(7) |
09:00-09:25 |
モノ・インストラクション・セット・コンピュータ(MISC)の消費電力解析 |
○伊藤宏幸・渡邊 実(静岡大) |
(8) |
09:25-09:50 |
コンフィグレーションメモリサイズの減少を指向したパケット転送に基づく動的再構成VLSIプロセッサの構成 |
○藤岡与周(八戸工大)・亀山充隆(東北大) |
(9) |
09:50-10:15 |
非線形成分補正機能を有した確率的並列型A/D変換器の設計 |
○矢野新也・ハム ヒュンジュ・松岡俊匡・王 軍・チョウ イキュン(阪大) |
(10) |
10:15-10:40 |
A 9-bit 10MSps SAR ADC with Double Input Range for Supply Voltage |
○Gong Chen・Yu Zhang・Qing Dong・Shigetoshi Nakatake(Univ. of Kitakyushu)・Bo Yang・Jing Li(Design Algorithm Lab.) |
|
10:40-11:00 |
休憩 ( 20分 ) |
10月19日(金) 午前 ICD(2) 11:00 - 12:00 |
(11) |
11:00-12:00 |
[招待講演]画像認識向けの非対称型マルチコアSoC ViscontiTM2の開発 |
○宮森 高・田邉靖貴・伴野守保(東芝) |
|
12:00-13:00 |
昼食 ( 60分 ) |
10月19日(金) 午後 ICD/IE(3) 13:00 - 14:15 |
(12) |
13:00-13:25 |
マルチスケールフィルタ向けアクセラレータ・アーキテクチャの提案 |
○上野伸也・Gauthier Lovic Eric・井上弘士・村上和彰(九大) |
(13) |
13:25-13:50 |
タイル・ライン変換機能を備えた動き探索用ロードバッファの提案 |
○猪俣 匠・立野 篤・佐々木敬泰・大野和彦・近藤利夫(三重大) |
(14) |
13:50-14:15 |
動的電圧・周波数スケーリングに向けた動きベクトル検出アルゴリズムとこれを適用した低電力動きベクトル検出プロセッサの開発 |
○榎本忠儀・小林伸彰(中大) |
|
14:15-14:30 |
休憩 ( 15分 ) |
10月19日(金) 午後 VLD(1) 14:30 - 15:45 |
(15) |
14:30-14:55 |
CMOS Op-amp Circuit Synthesis with Geometric Programming |
○Yu Zhang・Qing Dong・Shigetoshi Nakatake(Univ. of Kitakyushu)・Bo Yang・Jing Li(Design Algorithm Lab.) |
(16) |
14:55-15:20 |
動的遅延分布の高速な見積もり手法 |
○秋田 大・安藤健太(阪大)・高橋篤司(東工大) |
(17) |
15:20-15:45 |
WAR依存を持つ配列アクセスの削減手法 |
○大川貴之・瀬戸謙修(東京都市大) |
|
15:45-16:00 |
休憩 ( 15分 ) |
10月19日(金) 午後 VLD(2) 16:00 - 16:50 |
(18) |
16:00-16:25 |
鍵ベース構成のState Dependent Scan Flip-Flopを用いたセキュアスキャンアーキテクチャのRSA暗号回路への実装 |
○跡部悠太・史 又華・柳澤政生・戸川 望(早大) |
(19) |
16:25-16:50 |
最大フロー最小カット定理を用いた不揮発レジスタの書込み削減 |
○糸井優大・木村晋二(早大) |