5月20日(水) 午後 システムレベル設計 座長: 戸川 望 (早大) 14:30 - 15:45 |
(1) VLD |
14:30-14:55 |
Task Migration for Energy Savings in Multiprocessor Real-Time Systems |
○Gang Zeng(Nagoya Univ.)・Shinpei Kato(The Univ. of Tokyo)・Tetsuo Yokoyama・Hiroyuki Tomiyama・Hiroaki Takada(Nagoya Univ.) |
(2) VLD |
14:55-15:20 |
ビットレベル処理を考慮したセレクタ帰着型重み付き加算器 |
○原 智昭・戸川 望・柳澤政生・大附辰夫(早大)・外村元伸(大日本印刷) |
(3) VLD |
15:20-15:45 |
テスト不可能故障の検出数の削減のためのスキャンテスト生成法 |
○小河宏志(日大)・吉村正義(九大)・細川利典(日大)・山崎浩二(明大) |
|
15:45-16:00 |
休憩 ( 15分 ) |
5月20日(水) 午後 最適化アルゴリズム 16:00 - 16:50 |
(4) |
16:00-16:25 |
自動パイプライン化を用いた FPGA におけるプロトタイピングの高速化
○鄭 カイ・シンウェイジェイ(早大)・木村智生・九黒丸俊一・甲斐康司 (パナソニック)・木村晋二(早大) |
(5) |
16:25-16:50 |
A New Heuristic for Autonomic Controlling Value Based Power Gating
○陳 磊・木村晋二(早大) |
5月21日(木) 午前 物理設計 座長: 河野 一郎 (ルネサステクノロジ) 10:00 - 10:50 |
(6) VLD |
10:00-10:25 |
パス長制約付き点集合に対する矩形スタイナー木構成手法 |
○井上雅文・富岡洋一(東工大)・小平行秀(会津大)・高橋篤司(阪大) |
(7) VLD |
10:25-10:50 |
SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング |
○伊達貴徳・萩原 汐・上薗 巧(東工大)・佐藤高史(京大)・益 一哉(東工大) |
|
10:50-11:05 |
休憩 ( 15分 ) |
5月21日(木) 午前 低消費電力化 11:05 - 11:55 |
(8) |
11:05-11:30 |
組込みリアルタイムシステムにおけるスクラッチパッドメモリ管理技術
○高瀬英希・冨山宏之・高田広章(名大) |
(9) |
11:30-11:55 |
OSレベルのプロファイリング情報を用いた携帯端末アプリケーションの消費電力モデリング
○間嶋 崇・横山哲郎・曾 剛(名大)・神山 剛(NTTドコモ)・冨山宏之・高田広章(名大) |