5月11日(水) 午前 最適化 座長: 中武繁寿(北九州市大) 10:00 - 11:40 |
(1) VLD |
10:00-10:25 |
劣勾配法の遅延解析への応用 |
○宮下 弘・川原口高太郎(北九州市大) |
(2) VLD |
10:25-10:50 |
側壁ダブルパターニングのための2色グリッドに準じた配線手法 |
○三浦発彦・長谷川 充・比留川 拓・藤吉邦洋(東京農工大) |
(3) |
10:50-11:15 |
モンテカルロ木探索のTSP問題への適用
下村聖人・○高島康裕(北九州市大) |
(4) |
11:15-11:40 |
束データ方式による非同期式回路の遅延調整に関する考察
○吉見宗真・齋藤寛(会津大) |
|
11:40-13:00 |
昼食 ( 80分 ) |
5月11日(水) 午後 検証・信頼性 座長: 島村光太郎(日立) 13:00 - 14:15 |
(5) |
13:00-13:25 |
特定の状態遷移経路に注目した論理装置のシステム検証
○藤田智久・高橋隆一(広島市大) |
(6) |
13:25-13:50 |
System Verilogを用いた専用プロセッサのマトロイドによる検証
○平川昌和・高橋隆一(広島市大) |
(7) VLD |
13:50-14:15 |
FPGA向けMBU訂正回路の提案 |
○中村祐士・寺岡拓也・尼崎太樹・飯田全広・久我守弘・末吉敏則(熊本大) |
|
14:15-14:30 |
休憩 ( 15分 ) |
5月11日(水) 午後 高位設計 座長: Matthieu Parizy(富士通研) 14:30 - 15:45 |
(8) VLD |
14:30-14:55 |
DFGのクリティカルパス最適化に基づく演算チェイニングを用いたRDRアーキテクチャ対象高位合成手法 |
○寺田晃太朗・柳澤政生・戸川 望(早大) |
(9) VLD |
14:55-15:20 |
A Note on Scheduling Problem Considering the Radiation Resistance of Registers |
○Keisuke Inoue(KTC)・Mineo Kaneko(JAIST) |
(10) VLD |
15:20-15:45 |
MERP-CNN: A Memory-Efficient Reconfigurable Processor for Convolutional Neural Networks Based on FPGA |
○Xushen Han・Dajiang Zhou・Shinji Kimura(Waseda Univ.) |
|
15:45-16:00 |
休憩 ( 15分 ) |
5月11日(水) 午後 合同招待講演 座長: 浜口清治(島根大) 16:00 - 17:00 |
(11) VLD |
16:00-17:00 |
[招待講演]将来に向けてのDA技術のチャレンジ ~ 次世代のDA技術の確立に向けて ~ |
○村岡道明(高知大) |