5月16日(水) 午後 論理合成 座長: 柴田 誠也 (NEC) 13:30 - 14:45 |
(1) VLD |
13:30-13:55 |
Partial logic synthesis by using sum of products or product of sums based quantified boolean formulae |
○Xiaoran Han・Amir Masoud Gharehbaghi・Masahiro Fujita(UTokyo) |
(2) |
13:55-14:20 |
テンプレートと状態遷移表現を用いたシステム最適化手法
〇合田 瑛洋(東京大学)、藤田 昌宏(東京大学) |
(3) |
14:20-14:45 |
複数コア/FPGAチップ間の通信構造に配慮したアルゴリズムの自動合成
〇宮坂 幸雄(東京大学)、藤田 昌宏(東京大学) |
|
14:45-15:00 |
休憩 ( 15分 ) |
5月16日(水) 午後 回路設計技術 座長: 稲木 雅人(広島市立大) 15:00 - 16:15 |
(4) VLD |
15:00-15:25 |
データキャッシュに対する不揮発性パワーゲーティング適用方法の検討と評価 |
○秋葉爽輔・宇佐美公良(芝浦工大) |
(5) |
15:25-15:50 |
幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法
〇福田 展和(京都大学)、塩見 準(京都大学)、石原 亨(京都大学)、小野寺 秀俊(京都大学) |
(6) VLD |
15:50-16:15 |
Pixel-based OPC using Quadratic Programming for Mask Optimization |
○Rina Azuma・Yukihide Kohira(Univ. of Aizu) |