1月25日(月) 午前 HPC 座長: 中原 啓貴 (東工大) 09:00 - 10:40 |
(1) CPSY |
09:00-09:25 |
キャビネット内通信を考慮した低直径・配置最適な相互結合網の検討 |
○河野隆太(北陸先端大)・松谷宏紀(慶大)・鯉渕道紘(NII)・天野英晴(慶大) |
(2) RECONF |
09:25-09:50 |
ESSPER:高性能計算のためのスケーラブルかつ柔軟なFPGAクラスタシステムの開発 |
○佐野健太郎・上野知洋・宮島敬明・Jens Huthmann・小柴篤史(理研) |
(3) RECONF |
09:50-10:15 |
FDTD法による音響シミュレーションのためのストリーム計算ハードウェアの設計と評価 |
○多田大希(北陸先端大)・上野知洋・小柴篤史・佐野健太郎(理研)・河野隆太・井口 寧(北陸先端大) |
(4) RECONF |
10:15-10:40 |
高性能計算のための高速フーリエ変換のFPGA実装と評価 |
○宮島敬明・上野知洋・佐野健太郎(理研) |
|
10:40-10:55 |
休憩 ( 15分 ) |
1月25日(月) 午前 招待講演 座長: 入江 英嗣(東大) 10:55 - 11:55 |
(5) CPSY |
10:55-11:55 |
[招待講演]「京」「富岳」のシステムアーキテクチャとインターコネクト開発 |
○安島雄一郎(富士通) |
|
11:55-12:55 |
昼食 ( 60分 ) |
1月25日(月) 午後 組み込み 座長: 大川 猛(東海大) 12:55 - 14:10 |
(6) CPSY |
12:55-13:20 |
IMAX2: GTHの8レーン化を契機とするIMAXの倍速化 |
○中島康彦(奈良先端大) |
(7) CPSY |
13:20-13:45 |
シストリックリングアレイ(IMAX2)を用いた高効率誤差逆伝播の実装 |
○稲益秀成・中島康彦(奈良先端大) |
(8) CPSY |
13:45-14:10 |
FPGA内蔵高速トランシーバーを用いたResponsive Linkの高スループット化 |
○高橋真彦・山﨑信行(慶大) |
|
14:10-14:25 |
休憩 ( 15分 ) |
1月25日(月) 午後 機械学習 座長: 佐野 健太郎 (理研) 14:25 - 16:05 |
(9) CPSY |
14:25-14:50 |
常微分方程式を用いたFPGAベースニューラルネットワークの評価 |
○渡邉寛悠・松谷宏紀(慶大) |
(10) RECONF |
14:50-15:15 |
学習係数付きソフトマックス関数による効率的な注意機構 |
○廣田海斗(東大)・大内真一(産総研)・藤田昌宏(東大) |
(11) RECONF |
15:15-15:40 |
解像度に基づくスケールが可能なCNNアクセラレータのFPGA実現に関して |
○佐山功起・神宮司明良・曽我尚人・中原啓貴(東工大) |
(12) RECONF |
15:40-16:05 |
Implementation of Quantized Deep Neural Network on FPGA |
○Pan Hongyi(AIST/The Univ. of Tokyo)・Ben Ahmed Akram・Ikegami Tsutomu(AIST)・Tominaga Kazuki(The Univ. of Tokyo)・Kudoh Tomohiro(AIST/The Univ. of Tokyo) |
|
16:05-16:20 |
休憩 ( 15分 ) |
1月25日(月) 午後 アルゴリズム 座長: 桜井 祐市(日立製作所) 16:20 - 18:00 |
(13) VLD |
16:20-16:45 |
剰余SD数-剰余2進数変換アルゴリズム |
○佐羽勇紀・田中勇樹・魏 書剛(群馬大) |
(14) VLD |
16:45-17:10 |
OD-ICAを利用した圧縮センシング脳波計測フレームワークにおけるICAアルゴリズムの比較 |
○奥村 渡・兼本大輔・毎田 修・廣瀬哲也(阪大) |
(15) VLD |
17:10-17:35 |
圧縮センシングを用いた低消費電力脳波計測フレームワークのサンプリング間隔に関する検討 |
○岡部勇樹・兼本大輔(阪大)・望月智弥(山梨大)・毎田 修・廣瀬哲也(阪大) |
(16) VLD |
17:35-18:00 |
高速10進計数回路の設計 |
○柳川宗平・田中勇樹・魏 書剛(群馬大) |
|
18:00-18:30 |
休憩 ( 30分 ) |
|
18:30-20:30 |
懇親会 ※ 懇親会の詳細は別途ご連絡します。 ( 120分 ) |
1月26日(火) 午前 FPGA応用 座長: 柴田 裕一郎 (長崎大) 09:00 - 10:15 |
(17) CPSY |
09:00-09:25 |
FPGAを用いたデータベースクエリ処理の高速化 |
○尾作洋彦(電通大)・吉見真聡(TIS)・策力木格・吉永 努(電通大) |
(18) RECONF |
09:25-09:50 |
リアルタイム物体検出用FPGAアクセラレータの設計 |
○坂 耕一郎・古田雅則・小林大祐(東芝) |
(19) RECONF |
09:50-10:15 |
自律ロボットのための遠赤外線画像意味的領域分割とそのFPGA実装 |
○丹羽雄一郎(防衛装備庁)・藤井大樹(イーソル) |
|
10:15-10:30 |
休憩 ( 15分 ) |
1月26日(火) 午前 分散システム 座長: 藤原 一毅(NII) 10:30 - 11:45 |
(20) CPSY |
10:30-10:55 |
M-KUBOSを用いたPYNQクラスタの構築 |
○稲毛琢己・弘中和衛・飯塚健介・天野英晴(慶大) |
(21) CPSY |
10:55-11:20 |
FPGA/GPU協調によるネットワーク型不正侵入検知システムの構築 |
○菊地駿太(産総研/東大)・池上 努・Akram ben Ahmed(産総研)・工藤知宏(東大/産総研)・小林諒平・藤田典久・朴 泰祐(筑波大) |
(22) RECONF |
11:20-11:45 |
高位合成ツールCyberWorkBenchを用いたマルチFPGAボード設計 |
○鈴木裕章(慶大)・高橋 渡(NEC)・若林一敏(東大)・天野英晴(慶大) |
|
11:45-12:45 |
昼食 ( 60分 ) |
1月26日(火) 午後 アーキテクチャ 座長: 大谷 寿賀子(ルネサスエレクトロニクス) 12:45 - 14:00 |
(23) RECONF |
12:45-13:10 |
少構成メモリ論理セルSLMを用いたFPGA-IP |
○中里優弥・古賀大顕(熊本大)・趙 謙(九工大)・尼崎太樹・久我守弘・飯田全広(熊本大) |
(24) RECONF |
13:10-13:35 |
Scalaベースハードウェア開発環境における自動アーキテクチャ探索の検討 |
○山下遼太・照屋大地・中條拓伯(東京農工大) |
(25) |
13:35-14:00 |
[ARC] FPGA向き自己同期型パイプライン回路構成法
○吉川千里・三宮秀次(筑波大)・岩田 誠(高知工科大)・佐藤 聡・西川博昭(筑波大) |
|
14:00-14:15 |
休憩 ( 15分 ) |
1月26日(火) 午後 セキュリティ 座長: 兼本 大輔(大阪大学) 14:15 - 15:55 |
(26) VLD |
14:15-14:40 |
論理施錠の施錠強度と攻撃耐性についての新たな評価の手法 |
○南 周作・松永裕介(九大) |
(27) VLD |
14:40-15:05 |
データ生成プログラムを利用したデータ構造の推定に基づく変異ベースファジング |
○難波学之・石浦菜岐佐(関西学院大) |
(28) VLD |
15:05-15:30 |
脆弱性の原因となるコード最適化のバイナリ比較による検出 |
○東 優花・石浦菜岐佐(関西学院大) |
(29) VLD |
15:30-15:55 |
ランダムプログラム生成によるCコンパイラのVRP最適化の性能テスト |
○村上大喜・石浦菜岐佐(関西学院大) |
|
15:55-16:10 |
休憩 ( 15分 ) |
1月26日(火) 午後 回路設計 座長: 滝 大輔(キオクシア) 16:10 - 17:25 |
(30) |
16:10-16:35 |
[SLDM] ループ平坦化によるLLVM/Pollyにおけるループ融合の促進
○伊澤昇平・外處尭之・瀬戸謙修(東京都市大)・立岡真人・西田嘉人(ソシオネクスト) |
(31) |
16:35-17:00 |
[SLDM] ゲートへの適切な入力を探すによる論理合成
○Zhou Zongjin・Fujita Masahiro(The University of Tokyo) |
(32) |
17:00-17:25 |
[SLDM] Quantization Techniques for Small Number of Bits in Transformer based Natural Language Processing
○Ding Yi・Fujita Masahiro(The University of Tokyo)・O'uchi shin-ichi(AIST) |