5月22日(木) 午後 応用1
13:00 - 14:40 |
| (1) |
13:00-13:25 |
部分回路再構成を利用した耐故障性向上アーキテクチャの提案とその実装 |
○金丸敦礼・川合浩之・山口佳樹・安永守利（筑波大） |
| (2) |
13:25-13:50 |
高精度浮動小数点演算器のFPGAでの実装 |
○中里直人（会津大）・石川 正（高エネルギー加速器研究機構） |
| (3) |
13:50-14:15 |
部分再構成システムにおけるAES-GCMを用いたビットストリームの秘匿と認証 |
○堀 洋平・佐藤 証・坂根広史・戸田賢二（産総研） |
| (4) |
14:15-14:40 |
FPGAにおける標数5の楕円曲線演算の高位合成を用いた実装 |
○文 栄光（東大）・土屋英之・柴田裕一郎・原澤隆一・小栗 清（長崎大） |
| |
14:40-14:50 |
休憩 （ 10分 ） |
5月22日(木) 午後 設計手法
14:50 - 16:30 |
| (5) |
14:50-15:15 |
ディジットシリアル演算器を導入した動的再構成型アーキテクチャDS-HIE用コンパイラの開発 |
○西永康弘・内田琢郎・頭山哲也・谷川一哉・弘中哲夫（広島市大） |
| (6) |
15:15-15:40 |
MXコアのMIMD型PE間データ通信における経路決定手法の提案 |
○兒玉章宏・溝上雄太・中野光臣・飯田全広・末吉敏則（熊本大） |
| (7) |
15:40-16:05 |
A Link Removal Methodology for Application-Specific Networks-on-chip on FPGAs |
○Daihan Wang（Keio Univ./JST）・Hiroki Matsutani（Keio Univ.）・Michihiro Koibuchi（NII/JST）・Hideharu Amano（Keio Univ.） |
| (8) |
16:05-16:30 |
粒度可変論理セル向けクラスタ構造の一検討 |
○井上万輝・松山和憲・佐藤嘉晃・古賀正紘・尼崎太樹・飯田全広・末吉敏則（熊本大） |
| |
16:30-16:40 |
休憩 （ 10分 ） |
5月22日(木) 午後 特別招待講演
16:40 - 17:30 |
| (9) |
16:40-17:30 |
［招待講演］RapidMatriX: Algebraic Path Problemのための2Dアレイプロセッサ |
○宮崎敏明（会津大） |
5月23日(金) 午前 デバイスアーキテクチャ
09:00 - 10:15 |
| (10) |
09:00-09:25 |
パワーゲーティングを適用した動的リコンフィギャラブルプロセッサの設計と評価 |
○齊藤貴樹（慶大）・白井利明（芝浦工大）・中村拓郎・西村 隆・長谷川楊平・堤 聡（慶大）・香嶋俊裕・中田光貴・武田清大・宇佐美公良（芝浦工大）・天野英晴（慶大） |
| (11) |
09:25-09:50 |
銀塩ホログラムメモリを用いたマルチコンテキスト・ダイナミック光再構成型ゲートアレイ |
○瀬戸大作・渡邊 実（静岡大） |
| (12) |
09:50-10:15 |
4コンテキスト光再構成型ゲートアレイによる高速再構成 |
○中島真央・渡邊 実（静岡大） |
| |
10:15-10:25 |
休憩 （ 10分 ） |
5月23日(金) 午前 応用2
10:25 - 12:05 |
| (13) |
10:25-10:50 |
FPGAを用いたストリーム処理に基づくステレオ画像の特徴点抽出法の検討 |
○新野晋輔・松林秀典・柴田裕一郎・濱田 剛・小栗 清（長崎大） |
| (14) |
10:50-11:15 |
An Approach for Downscaling Images for Real-time Pattern Detection |
○Yoshifumi Tanida・Tsutomu Maruyama（Univ. of Tsukuba） |
| (15) |
11:15-11:40 |
How fast is an FPGA in image processing ? |
Takashi Saegusa・○Tsutomu Maruyama・Yoshiki Yamaguchi（Univ. of Tsukuba） |
| (16) |
11:40-12:05 |
An implementation of a watershed algorithm based on connected components on FPGA |
Dang Ba Khac Trieu・○Tsutomu Maruyama（Univ. of Tsukuba） |
| |
12:05-13:00 |
昼食 （ 55分 ） |
5月23日(金) 午後 システムアーキテクチャ
13:00 - 14:15 |
| (17) |
13:00-13:25 |
複数FPGAを有するシステムでのOS機能の試作と評価 |
○徳永和也・児島 彰・弘中哲夫（広島市大） |
| (18) |
13:25-13:50 |
動的再構成可能ハードウェアのコンテキスト仮想化手法 |
○犬尾 武・西野賢悟・梶原信樹（NEC） |
| (19) |
13:50-14:15 |
動的再構成可能ハードウェアのコンテキスト仮想実行支援機構 |
○西野賢悟・犬尾 武・梶原信樹（NEC） |
| |
14:15-14:25 |
休憩 （ 10分 ） |
5月23日(金) 午後 応用3
14:25 - 15:40 |
| (20) |
14:25-14:50 |
FPGAを用いた生化学シミュレータにおける入力ポート制約を考慮した演算パイプラインスケジューリング |
○石森智也・山田英樹・柴田裕一郎（長崎大）・長名保範・吉見真聡・西川由理・小嶋利紀・天野英晴・舟橋 啓（慶大）・広井賀子（EMBL-EBI）・小栗 清（長崎大） |
| (21) |
14:50-15:15 |
複数のFPGAを用いた高性能流体解析システムの検討 |
○森下博和・長名保範（慶大）・藤田直行（JAXA）・天野英晴（慶大） |
| (22) |
15:15-15:40 |
リコンフィギャラブルプロセッサを用いた複数の拘束長に対応したビタビ復号器の設計と実装 |
○岸本有玄・春山真一郎・中川正雄・天野英晴（慶大） |
u-ai
)まで、Subject or 件名を”5/23リムジンバス希望”と明記の上メールにてご連絡ください。
: 
y