3月2日(月) 午後 レイアウト設計(1)
座長: 中武繁寿（北九州市大）
13:00 - 14:40 |
| (1) |
13:00-13:25 |
A Fast Lithographic Mask Correction Algorithm |
○Ahmd Awad・Atsushi Takahashi（Tokyo Institute of Technology） |
| (2) |
13:25-13:50 |
側壁プロセス配線におけるカットパターン削減手法 |
○高橋紀之・井原岳志・高橋篤司（東工大） |
| (3) |
13:50-14:15 |
位相的な配線可能性を考慮した高速なナンバーリンク解法 |
○田中雄一郎・高橋篤司（東工大） |
| (4) |
14:15-14:40 |
集合対間配線における配線付け替えのためのゼロ閉路探索手法 |
○中谷勇太・高橋篤司（東工大） |
| |
14:40-14:55 |
休憩 （ 15分 ） |
3月2日(月) 午後 レイアウト設計(2)
座長: 高橋篤司（東工大）
14:55 - 16:35 |
| (5) |
14:55-15:20 |
集合対間配線手法と混合整数計画法に基づく対称配線手法 |
○伊藤正人・董 青・中武繁寿（北九州市大） |
| (6) |
15:20-15:45 |
SATソルバと焼きなまし法によるMOS回路の1次元レイアウトの面積最小化手法 |
○増子 駿・小平行秀（会津大） |
| (7) |
15:45-16:10 |
3次元LSIフロアプラン探索のための重矩形分割の表現方法に関する研究 |
○小貝和史・藤吉邦洋（東京農工大） |
| (8) |
16:10-16:35 |
動作マージンの拡大とリーク電流の低減を両立した低電圧動作1電源6-Tr CMOS SRAMの開発 |
○小林伸彰・伊藤隆祐・本島浩二・榎本忠儀（中大） |
3月3日(火) 午前 信頼性問題
座長: 宮澤 武廣(三菱電機マイコン機器ソフトウエア)
08:50 - 10:05 |
| (9) |
08:50-09:15 |
A Processor-Level NBTI Mitigation Technique of Applying Anti-Aging Gate Control through Instruction Set Architecture |
○Song Bian・Michihiro Shintani（Kyoto Univ.）・Zheng Wang（RWTH Aachen Univ.）・Masayuki Hiromoto（Kyoto Univ.）・Anupam Chattopadhyay（Nanyang Tech. Univ.）・Takashi Sato（Kyoto Univ.） |
| (10) |
09:15-09:40 |
低電力耐ソフトエラーラッチの設計 |
○田島咲季・史 又華・戸川 望・柳澤政生（早大） |
| (11) |
09:40-10:05 |
プロセスばらつきとBTIの相関を考慮したタイミングマージン削減手法の検討 |
○籔内美智太郎・小林和淑（京都工繊大） |
| |
10:05-10:20 |
休憩 （ 15分 ） |
3月3日(火) 午前 高位LSI設計検証
座長: 冨山 宏之(立命館大学)
10:20 - 12:00 |
| (12) |
10:20-10:45 |
整数線形計画法による高面積効率耐ソフトエラーデータパス回路合成 |
○呉 政訓・金子峰雄（北陸先端大） |
| (13) |
10:45-11:10 |
高位合成ツールからの非同期式回路生成に関する研究 |
○小峰太一・齋藤 寛（会津大） |
| (14) |
11:10-11:35 |
高位合成によるFIRフィルタ設計 ～ 任意のFIRフィルタ回路の自動生成 ～ |
○山本 亮・岡田尚也・峯岸孝行（三菱電機） |
| (15) |
11:35-12:00 |
上流と下流からの挟み撃ち設計検証手法 |
○石野禎将（三菱電機マイコン機器ソフトウエア） |
| |
12:00-13:20 |
昼食 （ 80分 ） |
3月3日(火) 午後 招待講演
座長: 澁谷 利行(株式会社富士通研究所)
13:20 - 14:20 |
| (16) |
13:20-14:20 |
［招待講演］VLSI設計における企業の研究と大学の研究 |
○後藤 敏（早大） |
| |
14:20-14:35 |
休憩 （ 15分 ） |
3月3日(火) 午後 ESA
座長: 永山 忍（広島市大）
14:35 - 16:40 |
| (17) |
14:35-15:00 |
［記念講演］Area Efficient Device-Parameter Estimation using Sensitivity-Configurable Ring Oscillator |
○Shoichi Iizuka・Yuma Higuchi・Masanori Hashimoto・Takao Onoye（Osaka Univ.） |
| (18) |
15:00-15:25 |
［記念講演］A Performance Enhanced Dual-switch Network-on-Chip Architecture |
○Lian Zeng・Takahiro Watanabe（Waseda Univ.） |
| (19) |
15:25-15:50 |
［記念講演］A Length Matching Routing Method for Disordered Pins in PCB Design |
○Ran Zhang・Tieyuan Pan・Li Zhu・Takahiro Watanabe（Waseda Univ.） |
| (20) |
15:50-16:15 |
［記念講演］ニアスレッショルド回路設計のための基本定理 |
塩見 準・○石原 亨・小野寺秀俊（京大） |
| (21) |
16:15-16:40 |
［記念講演］A Bit-Write Reduction Method based on Error-Correcting Codes for Non-Volatile Memories |
○Masashi Tawada・Shinji Kimura・Masao Yanagisawa・Nozomu Togawa（Waseda Univ.） |
3月4日(水) 午前 トランジスタレベル設計
座長: 池田 誠（東大）
08:50 - 10:05 |
| (22) |
08:50-09:15 |
RTN起因のリングオシレータ発振周波数変動を利用したPUF |
○吉永 幹・粟野皓光・廣本正之・佐藤高史（京大） |
| (23) |
09:15-09:40 |
トランジスタ・アレイ方式に基づくPLLの設計及び評価に関する考察 |
○三浦祐樹・南里昌志・董 青・中武繁寿（北九州市大） |
| (24) |
09:40-10:05 |
パワースイッチ立上り時間制御におけるパワースイッチ駆動回路を用いたグラウンドバウンス低減効果の評価 |
○大西哲太郎・宇佐美公良（芝浦工大） |
| |
10:05-10:20 |
休憩 （ 15分 ） |
3月4日(水) 午前 タイミング設計
座長: 小松 聡(東京電機大学)
10:20 - 12:00 |
| (25) |
10:20-10:45 |
ゲートレベルパイプライン型自己同期回路における順序回路の最適化 |
○伊東 敦・池田 誠（東大） |
| (26) |
10:45-11:10 |
高速光通信向けFECの集積化検討 |
○宮野鼻晃士・平野 進・吉田英夫・宮田好邦・杉原堅也・久保和夫・小西良明・斧原聖史・峯岸孝行・杉原隆嗣（三菱電機） |
| (27) |
11:10-11:35 |
薄膜BOX-SOIにおける論理合成対象電圧の選択によるエネルギー最小化 |
○川崎 純・宇佐美公良（芝浦工大） |
| (28) |
11:35-12:00 |
数値流体力学におけるLax-Friedrichsスキームを実現する並列アルゴリズムとそのFPGA実装 |
○芳賀裕介・永山 忍・若林真一・稲木雅人（広島市大） |
| |
12:00-13:00 |
昼食 （ 60分 ） |
3月4日(水) 午後 高性能化手法
座長: 峯岸 孝行(三菱電機)
13:00 - 14:40 |
| (29) |
13:00-13:25 |
エラー検出回復方式を導入した乗算器の性能検証 |
○大月郷史・高橋篤司（東工大） |
| (30) |
13:25-13:50 |
ゲートレベルネットリストを対象としたスコアに基づくハードウェアトロイ識別手法 |
○大屋 優・史 又華・柳澤政生・戸川 望（早大） |
| (31) |
13:50-14:15 |
ルックアップテーブルを用いたapproximate computing向けアーキテクチャの実装と評価 |
○杉山翔一郎・タンビア アーメド・原 祐子（東工大） |
| (32) |
14:15-14:40 |
実行時間がばらつくタスクに対するリストスケジューリング手法 |
○野村孔命・高島康裕（北九州市大） |
: 
gi
aj
bi