2月14日(月) 午前 低消費電力テスト・メモリテスト
座長: 細川 利典（日大）
10:00 - 10:50 |
| (1) |
10:00-10:25 |
メモリテストプロセッサを用いたDDR3メモリモジュールテスタの開発 |
○浅川 毅・松埜 智（東海大）・土屋秀和（日立ハイテクエンジニアリングサービス）・関 達也・熊澤慎一（テクニカ） |
| (2) |
10:25-10:50 |
実速度スキャンテストベクトルに対する遷移タイミング考慮キャプチャ安全性判定 |
○坂井僚太・宮瀬紘平・温 暁青（九工大）・麻生正雄・古川 寛（ルネサス マイクロシステム）・大和勇太（福岡県産業・科学技術振興財団）・梶原誠司（九工大） |
| |
10:50-11:00 |
休憩 （ 10分 ） |
2月14日(月) 午前 フィールドテスト・製造ばらつき
座長: 高橋 寛（愛媛大）
11:00 - 12:15 |
| (3) |
11:00-11:25 |
製造ばらつきを考慮したフィールドテストのためのクリティカルパス解析 |
○柏崎智史・細川利典（日大）・吉村正義（九大） |
| (4) |
11:25-11:50 |
統計的タイミング解析を用いたばらつき考慮テストメソドロジ |
○新谷道広・畠山一実・相京 隆（半導体理工学研究センター） |
| (5) |
11:50-12:15 |
テスト実行時における初期温度均一化のためのパターン生成法 |
○小副川絵美子・米田友和・井上美智子・藤原秀雄（奈良先端大/JST） |
| |
12:15-13:45 |
昼食 （ 90分 ） |
2月14日(月) 午後 テスト生成
座長: 梶原 誠司（九工大）
13:45 - 15:00 |
| (6) |
13:45-14:10 |
高精度遅延テストのためのテストパターン生成法 |
○堀 慧悟（奈良先端大）・米田友和・井上美智子・藤原秀雄（奈良先端大/JST） |
| (7) |
14:10-14:35 |
機能的時間展開モデルを用いたデータパス回路のテスト生成法 |
○早川鉄平・細川利典（日大）・吉村正義（九大） |
| (8) |
14:35-15:00 |
欠陥検出テストのためのテストパターン選択 |
○古谷博司・酒井孝郎・樋上喜信・高橋 寛（愛媛大） |
| |
15:00-15:15 |
休憩 （ 15分 ） |
2月14日(月) 午後 ディペンダブル・回路・検証
座長: 米田 友和（奈良先端大）
15:15 - 16:30 |
| (9) |
15:15-15:40 |
一次元FPGAアレイから二次元アレイに拡張したCIP回路 |
○黎 江・高橋健一・田向 権・関根優年（東京農工大） |
| (10) |
15:40-16:05 |
ノイズパルスを考慮したデュアルエッジトリガフリップフロップの提案 |
○三浦幸也（首都大東京） |
| (11) |
16:05-16:30 |
再構成可能オンチップデバッグ回路の面積削減に関する一考察 |
新井雅之・○田畑嘉裕・岩崎一彦（首都大東京） |
:
f
ulty
ba-u