| 日時 |
2012年 9月18日(火) 09:30 - 17:20
2012年 9月19日(水) 09:00 - 15:30 |
| 議題 |
リコンフィギャラブルシステム、一般 |
| 会場名 |
立命館大学 びわこくさつキャンパス エポック立命２１ |
| 住所 |
〒525-8577 滋賀県草津市野路東1丁目1-1 |
| 交通案内 |
http://www.ritsumei.jp/accessmap/accessmap_bkc_j.html |
会場世話人
連絡先 |
泉 知論 |
| 他の共催 |
◆後援：立命館大学総合科学技術研究機構VLSIセンター (VLSI Center at Ritsumeikan University Research Organization of Science and Technology)
|
| お知らせ |
◎懇親会
初日9月18日(火)の18:00以降に懇親会を計画しています。
会費は一般4,000円、学生3,000円です。参加希望の方は
次のフォームにてローカルアレンジメント(泉)宛にお申し込みください。 |
◎RECONF 懇親会
申込フォーム(ここから)
------
題目：2012年9月18日 RECONF(研) 懇親会申込み
宛先：t-izumi [atmark] se.ritsumei.ac.jp
本文：
・御名前： （一般・学生） <- 一方を削除下さい
・御所属：
・Email ：
※御所属ごとにまとめてご登録いただけましたら助かります。
※御名前、御所属，Email、は全員分御登録願います。
※2012年9月11日(火)17:00 までにお申込み下さい。
----
RECONF 懇親会 申込フォーム (ここまで) |
◎研究専門委員会
2日目 9月19日(水) の昼(11:55-) に研究専門委員会を開催します。 |
◎企業展示（以下の企業による展示を実施します）
●東京エレクトロンデバイス株式会社（http://www.teldevice.co.jp/）
XILINX社がリリースする最新のARMコア内蔵のFPGA：Zynqシリーズ搭載の評価ボードをご紹介致します。また、最新の開発環境Vivadoについてのご紹介とUniversity Program向けに開催しておりますワークショップのご案内を致します。
●三菱電機マイコン機器ソフトウエア株式会社（http://www.mms.co.jp/）
FPGAやマイコンを搭載した評価ボードや教育カリキュラムを展示させて頂きます。PowerMedusa評価ソリューションとして、FPGAを使ったプロトタイピングからLSI評価まで実現できるLSI評価ボードを展示します。また、教育ソリューションとして、新製品のALTERA CycloneIVとルネサスエレクトロニクス社RX210マイコンを搭載したボードと、論理回路設計教育から組込みシステム設計に関する教材をご紹介します。
是非お立ち寄り頂きますようお願いいたします。
●MathWorks Japan (http://www.mathworks.co.jp/)
FPGA/ASIC実装に有効なMATLAB/Simulinkのオプション製品HDL CoderとHDL Verifierをご紹介します。
MATLAB/Simulinkで作成した高度なアルゴリズムから可読性の良いVHDL/Verilogを生成するHDL Coderを使って、効率的に短期間でFPGAプロトタイピングを行うことができます。また、HDL VerifierはHDLシミュレータやFPGAボードと連携して検証を行うためのテストベンチ環境の効率化に役立ちます。既に大学、研究機関、企業で実績のあるMATLAB/SimulinkからのHDL実装オプションを是非ご覧下さい。
●サイバネットシステム株式会社(http://www.cybernet.co.jp/bluespec/)
ハードウェア設計者のための唯一の次世代設計ソリューションBluespecをご紹介致します。Bluespecは、MIT (Massachusetts Institute of Technology)で開発された革新的な言語をベースとしたオブジェクト指向のモデリング言語Bluespec System Verilog(BSV)を用います。
BSVで書かれたモデルは、テストベンチを含め、合成可能なverilog-RTLへ合成が可能で、特に制御系の回路に効果的です。
●その他未定 |
9月18日(火) 午前 画像処理（１）
座長: 柴田 裕一郎（長崎大学）
09:30 - 10:45 |
| (1) |
09:30-09:55 |
FPGAによる動画ブレ補正処理の実装 |
○矢葺 徹・山口佳樹・児玉祐悦（筑波大） |
| (2) |
09:55-10:20 |
ベクタプロセッサVeniceを用いた道路標識認識システムの構築 |
○杉田善哉・富澤友樹・福井正博（立命館大） |
| (3) |
10:20-10:45 |
動的再構成可能回路におけるJPEGエンコーダ設計改良とその評価 |
○澤野 肇・荒木統行・神戸尚志（近畿大） |
| |
10:45-11:10 |
休憩 （ 25分 ） |
9月18日(火) 午前 リコンフィギャラブル応用(1)
座長: 天野 英晴（慶應義塾大学）
11:10 - 12:00 |
| (4) |
11:10-11:35 |
FPGAを用いた柔軟な音色合成の検証 |
○落合 優・山口佳樹・児玉祐悦（筑波大） |
| (5) |
11:35-12:00 |
PSoCを用いたリチウムイオン蓄電池の残量予測回路の実装と評価 |
○藤本政士・井上達也・林 磊・福井正博（立命館大） |
| |
12:00-13:20 |
昼食 （ 80分 ） |
9月18日(火) 午後 招待講演
座長: 安永守利（筑波大学）
13:20 - 14:10 |
| (6) |
13:20-14:10 |
［招待講演］耐タンパ暗号回路のLSI設計手法 |
○藤野 毅・汐崎 充・久保田貴也（立命館大）・吉川雅弥（名城大） |
| |
14:10-14:25 |
休憩 （ 15分 ） |
9月18日(火) 午後 FPGAアーキテクチャ
座長: 渡邊 誠也（岡山大学）
14:25 - 15:40 |
| (7) |
14:25-14:50 |
Balsaフレームワークを用いた同期式FPGA上での非同期回路の小面積設計 |
○張山昌論・小松与志也・亀山充隆（東北大） |
| (8) |
14:50-15:15 |
ハンドシェークコンポーネント設計を指向した非同期FPGAアーキテクチャ |
○張山昌論・小松与志也・亀山充隆（東北大） |
| (9) |
15:15-15:40 |
少構成メモリ論理セルCOGREを用いた小面積論理クラスタ構造の一提案 |
○高橋知也・井上万輝・尼崎太樹・飯田全広・久我守弘・末吉敏則（熊本大） |
| |
15:40-16:05 |
休憩 （ 25分 ） |
9月18日(火) 午後 リコンフィギャラブルアーキテクチャ
座長: 佐野 健太郎（東北大学）
16:05 - 17:20 |
| (10) |
16:05-16:30 |
チップレベルのリコンフィギャラブル技術：Castle of Chips |
○天野英晴（慶大） |
| (11) |
16:30-16:55 |
FPGAにおける細粒度動的部分再構成機構の検討 |
○上田晋寛・河本尚輝・土肥慶亮・柴田裕一郎・小栗 清（長崎大） |
| (12) |
16:55-17:20 |
再構成速度調整アナログビットを含む光再構成型ゲートアレイのコンテキスト重ね合わせによる構成高速化手法 |
○余座貴志・渡邊 実（静岡大） |
9月19日(水) 午前 画像処理（２）
座長: 丸山 勉（筑波大学）
09:00 - 10:15 |
| (13) |
09:00-09:25 |
動画像形状検出処理における動的部分再構成による省電力効果の検討 |
○河本尚輝・上田晋寛・土肥慶亮・柴田裕一郎・小栗 清（長崎大） |
| (14) |
09:25-09:50 |
FPGAを用いた液晶用ガラス欠損検出システムの高速化 |
○松山圭輔・孟 林・天井康夫・山崎勝弘（立命館大） |
| (15) |
09:50-10:15 |
高速動的再構成型ビジョンチップアーキテクチャによるアナログ画像検出 |
○上窪勇貴・渡邊 実・川人祥二（静岡大） |
| |
10:15-10:40 |
休憩 （ 25分 ） |
9月19日(水) 午前 数値計算と高速化
座長: 山口佳樹（筑波大学）
10:40 - 11:55 |
| (16) |
10:40-11:05 |
FPGA/GPUアクセラレータを有する高性能計算向けヘテロジニアスプラットフォームと2-DFDTDへの応用 |
○張山昌論・ハシタ ムトゥマラ ウィシディスーリヤ・武井康浩・亀山充隆（東北大） |
| (17) |
11:05-11:30 |
密結合FPGAクラスタの試作と格子ボルツマン計算の実装 |
○佐野健太郎・高野芳彰・鈴木隼人・千葉諒太郎・山本 悟（東北大） |
| (18) |
11:30-11:55 |
異なる通信インターフェースを持つ複数のFPGAクラスタ用OS |
○児島 彰・弘中哲夫（広島市大） |
| |
11:55-13:15 |
昼食 （ 80分 ） |
9月19日(水) 午後 高位合成と開発環境
座長: 渡邊実（静岡大学）
13:15 - 14:05 |
| (19) |
13:15-13:40 |
A Design Framework for Reconfigurable IPs with VLSI CADs |
○Qian Zhao・Kazuki Inoue・Motoki Amagasaki・Masahiro Iida・Toshinori Sueyoshi（Kumamoto Univ.） |
| (20) |
13:40-14:05 |
粗粒度動的再構成回路における回路自動生成の手法と評価 |
○荒木統行・神戸尚志（近畿大） |
| |
14:05-14:30 |
休憩 （ 25分 ） |
9月19日(水) 午後 リコンフィギャラブル応用（２）とソフトエラー耐性技術
座長: 長名保範（琉球大学）
14:15 - 15:30 |
| (21) |
14:15-14:40 |
PSoCを用いたリチウムイオン蓄電池の劣化抑制型急速充電システムの実装と評価 |
○青木智志・平田崇人・福井正博（立命館大） |
| (22) |
14:40-15:05 |
MPUとROWシフト法に基づくインデックス生成器を用いたウイルス検出エンジンについて |
○中原啓貴（鹿児島大）・笹尾 勤・松浦宗寛（九工大） |
| (23) |
15:05-15:30 |
FPGAシステムのソフトエラー耐性評価におけるブートストラップ法による高速化 |
○高野光平・一ノ宮佳裕・尼崎太樹・久我守弘・飯田全広・末吉敏則（熊本大） |
: tmwatan [atmark] ipc.shizuoka.ac.jp