5月25日(木) 午前
10:30 - 16:45 |
| (1) |
10:30-11:00 |
有機トランジスタとプラスチックアクチュエータを集積化したフレキシブルな点字ディスプレイ向けの回路技術 |
○川口 博（神戸大）・高宮 真・関谷 毅・加藤祐作・染谷隆夫・桜井貴康（東大） |
| (2) |
11:00-11:30 |
1/1.8型640万画素60frame/s CMOSイメージセンサ |
○菊地 勝・吉原 賢（ソニー）・小関 賢（ソニーLSIデザイン）・伊藤義治・稲田喜昭・倉持宗一郎・若林準人・岡野正史（ソニー）・栗山拡実・犬塚純一・田島あかり（ソニーLSIデザイン）・中島 忠・工藤義治・古閑史彦・野本哲夫（ソニー） |
| (3) |
11:30-12:00 |
System-in-Silicon(SiS)技術と動き探索エンジンへの応用 |
○熊谷浩一（システム・ファブリケーション・テクノロジーズ）・Changqi Yang（早大）・泉野人志・成田信幸・新城恵介・岩下伸一・中岡裕司・河村智弘・駒走英雄・湊 司・安保厚志・鈴木隆昌（システム・ファブリケーション・テクノロジーズ）・Zhenyu Liu・Yang Song・後藤 敏（早大） |
| |
12:00-13:00 |
昼食 （ 60分 ） |
| (4) |
13:00-13:30 |
40GOPS 250mWマトリックス型超並列プロセッサの開発 ～ モバイル向けSoCにも組込み可能な超高速プロセッサIP ～ |
○中田 清・中島雅美・野田英行・谷崎哲志・行天隆幸（ルネサステクノロジ） |
| (5) |
13:30-14:00 |
90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術 |
○菅野雄介・水野弘之（日立）・安 義彦・廣瀬健志・島崎靖久・星 聡・宮入裕二朗（ルネサステクノロジ）・石井敏文（日立超LSIシステムズ）・山田哲也（日立）・入田隆宏・服部俊洋・柳沢一正（ルネサステクノロジ）・入江直彦（日立） |
| (6) |
14:00-14:30 |
1Tb/sクロスバチップ向け高速伝送技術の開発 |
○西山龍一・酒林聡太・山田 順・安達裕幸・森 豊（富士通） |
| |
14:30-14:45 |
休憩 （ 15分 ） |
| (7) |
14:45-15:45 |
［特別招待講演］電力性能比向上を追求する先端プロセッサの技術動向 |
○内山邦男（日立） |
| (8) |
15:45-16:45 |
［特別招待講演］Deep Sub-100nm Design Challenges |
○Tohru Furuyama（Toshiba） |
5月26日(金) 午前
10:30 - 16:45 |
| (9) |
10:30-11:00 |
低歪および低雑音を実現したオーディオ用ディジタル入力D級アンプスイッチングコントローラ |
○井戸 徹・石塚総一郎（日本テキサス・インスツルメンツ）・Lars Risbo（TIデンマーク）・青柳文孝・濱崎利彦（日本テキサス・インスツルメンツ） |
| (10) |
11:00-11:30 |
80/100MS/s 76.3/70.1dB SNDRデジタルTVチューナ用ΔΣADC |
藤本義久・金澤雄亮・○ロレ パスカル・宮本雅之（シャープ） |
| (11) |
11:30-12:00 |
90nmディジタルCMOSプロセスハイゲイン-オフセットキャンセル-正帰還増幅器を利用した30mW12ビット50MS/sサブレンジング方式ADC |
○清水泰秀・村山茂満・工藤孝平・矢津田宏智・小川昭英（ソニーLSIデザイン） |
| |
12:00-13:00 |
昼食 （ 60分 ） |
| (12) |
13:00-13:30 |
32psecの解像度を実現したDVDライトストラテジ用63相出力PLLの開発 |
○道正志郎・崎山史朗・武田憲明・徳永祐介・森江隆史（松下電器） |
| (13) |
13:30-14:00 |
DDRインターフェースに適したデューティ補正機能をもつ小面積、低消費電力、広電源・周波数レンジを実現する位相同期ループ |
○徳永祐介・崎山史朗・道正志郎・土居康之（松下電器）・服部 慎（パナソニック半導体システムテクノ） |
| (14) |
14:00-14:30 |
ダイナミックバイナリサーチによる高速チューニング機能を有した広帯域シンセサイザ |
○丸谷正純・安佛英明・近藤雅文・白井徳明・山崎 博・渡邊 祐（富士通） |
| |
14:30-14:45 |
休憩 （ 15分 ） |
| (15) |
14:45-15:15 |
>4GHz ATEアプリケーションの為の1.83ps分解能CMOS任意タイミング発生器 |
○岡安俊幸・須田昌克・山本和弘・寒竹秀介・須藤 訓・渡邊大輔（アドバンテスト） |
| (16) |
15:15-15:45 |
ジッタオーバサンプリング技術を用いた1ps分解能ジッタ測定マクロの開発 |
○野瀬浩一・梶田幹浩・水野正之（NEC） |
| (17) |
15:45-16:15 |
1Tb/s 3Wチップ間誘導結合クロックデータトランシーバ |
○三浦典之・溝口大介・井上眞梨・新津葵一（慶大）・中川源洋・田子雅基・深石宗生（NEC）・桜井貴康（東大）・黒田忠広（慶大） |
| (18) |
16:15-16:45 |
Resister-Transconductorハイブリッド回路を用いた20Gb/s同時双方向送受信回路 |
○富田安基（慶大）・田村泰孝・木船雅也・小川淳二・後藤公太郎（富士通研）・黒田忠広（慶大） |
: 
be-u