| |
09:00-09:10 |
オープニング （ホール） （ 10分 ） |
12月1日(水) 午前 【VLD】低電力回路技術およびソフトエラー対策 （A会場）
座長: 宮村 信（NEC）
09:20 - 11:00 |
(1)
VLD |
09:20-09:45 |
TCADを用いた回路とレイアウト構造によるフリップフロップのソフトエラー耐性の評価 |
○小谷萌香・中島隆一（京都工繊大）・井置一哉（ローム）・古田 潤・小林和淑（京都工繊大） |
(2)
VLD |
09:45-10:10 |
FVFを応用したPSRR帯域拡張回路を搭載した脳波計測ウェアラブルデバイス向け低消費LDO |
○三井健司・兼本大輔・毎田 修・廣瀬哲也（阪大） |
(3)
VLD |
10:10-10:35 |
データアウェア・ストア機能を持つMTJベース不揮発性SRAM回路の提案と評価 |
○宮内陽里・宇佐美公良（芝浦工大） |
(4)
VLD |
10:35-11:00 |
不揮発性FFを用いたマルチコンテキストCGRA |
○亀井愛佳・小島拓也・天野英晴（慶大）・横山大輝・宮内陽里・宇佐美公良（芝浦工大）・平賀啓三・鈴木健太（ソニーセミコンダクタソリューションズ） |
12月1日(水) 午前 【RECONF】機械学習 （B会場）
座長: 泉 知論 (立命館大)
09:20 - 11:00 |
(5)
RECONF |
09:20-09:45 |
gMLPを用いた画像認識向けDNNアクセラレータのFPGA実装 |
○神宮司明良・中原啓貴（東工大） |
(6)
RECONF |
09:45-10:10 |
Sparsity-Gradient-Based Pruning and the Vitis-AI Implementation for Compacting Deep Learning Models |
○Hengyi Li・Xuebin Yue・Lin Meng（Ritsumeikan Univ.） |
(7)
RECONF |
10:10-10:35 |
シストリックアレイによる多層パーセプトロンの学習アクセラレータについて |
○妹尾豪士・神宮司明良・倉持亮佑・中原啓貴（東工大） |
(8)
RECONF |
10:35-11:00 |
数値表現positを用いたDNNアクセラレータReNAの基礎評価 |
○中原康宏・増田雄太・木山真人・尼崎太樹・飯田全広（熊本大） |
12月1日(水) 午前 【DC】低消費電力及びモデル検証 （A会場）
座長: 宮瀬紘平（九工大）
11:10 - 12:00 |
(9)
DC |
11:10-11:35 |
UPPAALを用いた連動結線のモデル検証の検討 |
○長谷川 匠・矢吹耕平・志村貴大（京三製作所）・水間 毅（東大） |
(10)
DC |
11:35-12:00 |
SRAMの動作電圧引き下げによるニューラルネットワークの低電力化 |
○高津啓佑・難波一輝（千葉大） |
| |
12:00-13:00 |
昼食 （ 60分 ） |
12月1日(水) 午前 【SLDM】設計技術 （B会場）
座長: 小平行秀（会津大学）
11:10 - 12:25 |
| (11) |
11:10-11:35 |
ループ平坦化におけるループ回数の2のべき乗化による回路最適化
〇伊澤 昇平（東京都市大学），瀬戸 謙修（東京都市大学） |
| (12) |
11:35-12:00 |
並列演算を効率化する組込みシステム向けデータ整形機構
〇間宮 暉之（慶應義塾大学），山﨑 信行（慶應義塾大学） |
| (13) |
12:00-12:25 |
配置配線パズルのための逐次合体アルゴリズムとその展望
〇鈴木 修平（東京農工大学），蓮見 平八郎（東京農工大学），藤吉 邦洋（東京農工大学） |
| |
12:25-13:00 |
昼食 （ 35分 ） |
12月1日(水) 午後 基調講演 （ホール）
座長: 上口 光（信州大学）
13:00 - 14:00 |
| (14) |
13:00-14:00 |
[基調講演]サイバー空間とフィジカル空間の接点：集積システムのあるべきカタチ
〇三浦典之 (大阪大学) |
12月1日(水) 午後 【VLD】Stochastic Computingおよびバイオチップ （A会場）
座長: 兼本大輔（大阪大学）
14:20 - 16:00 |
(15)
VLD |
14:20-14:45 |
3線式SNを用いた演算手法 |
○川南翔貴・山下 茂（立命館大） |
(16)
VLD |
14:45-15:10 |
Stochastic Computingにおける加算の演算精度の向上手法 |
○市川克泰・山下 茂（立命館大） |
(17)
VLD |
15:10-15:35 |
Digital Microfluidic Biochipにおけるエラー同士の相殺を利用したエラー訂正手法 |
○和田有史・山下 茂（立命館大） |
(18)
VLD |
15:35-16:00 |
拡張ネットワークフローモデルの最適な階層数を求める手法 |
○石田 滉・山下 茂（立命館大） |
| |
16:00-17:00 |
休憩 （ 60分 ） |
12月1日(水) 午後 【ICD】ハードウェアセキュリティ （B会場）
座長: 宮地 幸祐（信州大学）
14:20 - 15:10 |
(19)
ICD |
14:20-14:45 |
デュアルモードSAR ADCを用いた電源ノイズ解析攻撃の検知手法の考案 |
○弘原海拓也・三木拓司・永田 真（神戸大） |
(20)
ICD |
14:45-15:10 |
オンチップモニタを用いたダイナミック電圧ドロップ診断 |
○門田和樹（神戸大）・レオニダス カタセラス（アリストトゥル大）・フェレンク フォーダー（IMEC）・アルキス ハッツォプーロス（アリストトゥル大）・永田 真（神戸大）・エリック ヤン マリニッセン（IMEC） |
| |
15:10-17:00 |
休憩 （ 110分 ） |
12月1日(水) 午後 ポスター発表・懇親会
17:00 - 19:00 |
| (21) |
17:00-19:00 |
【RECONF】
(P-1)gMLPを用いた画像認識向けDNNアクセラレータのFPGA実装
神宮司明良(東京工業大学)
(P-2)シストリックアレイによる多層パーセプトロンの学習アクセラレータについて
妹尾豪士(東京工業大学)
【VLD】
(P-3)FVFを応用したPSRR帯域拡張回路を搭載した脳波計測ウェアラブルデバイス向け低消費LDO
三井健司(大阪大学)
(P-4)荷重と風による飛行速度の変化を考慮したドローン配送計画
伊藤哲(立命館大学)
(P-5)RF 回路の同時測定におけるウェハー面上ダイ特性ばらつきモデル化
Riaz-ul-haque Mian（Shimane Univ.）
(P-6)TCADを用いた回路とレイアウト構造によるフリップフロップのソフトエラー耐性の評価
小谷萌香（京都工繊大)
【ICD】
(P-7)キャンセル
(P-8)RISC-Vを用いた畳み込みニューラルネットワーク
大城広輝 (電気通信大学)
【SLDM】
(P-9)FPGA based accelerator for neural networks computation with flexible pipelining
易 慶陽(東京大学)
(P-10)Rocket-Chipへの三角関数演算命令の実装と評価
中尾 怜史(近畿大学) |
12月2日(木) 午前 【VLD】VLSI設計技術とアルゴリズム （A会場）
座長: 越智 裕之（立命館大学）
09:20 - 11:00 |
(22)
VLD |
09:20-09:45 |
メムキャパシタを用いたスパイキングニューラルネットワークの開発 ～ シナプス強度とキャパシタンスの変換方式改善による認識精度のロス低減 ～ |
○澤田篤志・押尾怜穏・木村 睦・張 任遠・中島康彦（奈良先端大） |
(23)
VLD |
09:45-10:10 |
荷重と風による飛行速度の変化を考慮したドローン配送計画 |
○伊藤 哲・赤岩慧士・舟橋勇佑・西川広記・孔 祥博（立命館大）・谷口一徹（阪大）・冨山宏之（立命館大） |
(24)
VLD |
10:10-10:35 |
圧縮センシングを活用した心電図計測フレームワークの一設計法 |
○松村侑紀・兼本大輔・毎田 修・廣瀬哲也（阪大） |
(25)
VLD |
10:35-11:00 |
正確丸めを実現するFPGA向き指数関数計算法 |
○原口卓也・高木直史（京大） |
12月2日(木) 午前 【RECONF】応用事例 （B会場）
座長: 山口 佳樹 (筑波大)
09:20 - 11:00 |
(1)
RECONF |
09:20-09:45 |
マルチFPGAシステム上への、動的な通信優先度変化を実現するハイブリッドルータの実装 |
○清水智貴・伊藤光平・飯塚健介・弘中和衛・天野英晴（慶大） |
(2)
RECONF |
09:45-10:10 |
幅優先探索専用アクセラレータHyGTAにおけるキャッシュメモリの検討 |
○原口雄士・谷川一哉（広島市大）・佐野健太郎（理研）・弘中哲夫（広島市大） |
(3)
RECONF |
10:10-10:35 |
FPGAを用いたフィットネスゲームにおけるリアルタイム運動データ記録支援システムの提案 |
○滝川 潤・成見 哲（電通大） |
(4)
RECONF |
10:35-11:00 |
デザインガイアにおける研究開発テーマの変遷 ～ テキストマイニングによる分析 ～ |
○岡部 忠（都立産技研センター） |
12月2日(木) 午前 【SLDM】設計事例 （A会場）
座長: 佐藤真平（信州大学）
11:10 - 12:00 |
| (5) |
11:10-11:35 |
FPGA based accelerator for neural networks computation with flexible pipelining
〇易 慶陽（東京大学），藤田 昌宏（東京大学），孫 鶴鳴（早稲田大学／科学技術振興機構(JST) さきがけ研究者） |
| (6) |
11:35-12:00 |
Rocket-Chipへの三角関数演算命令の実装と評価
〇中尾 怜史（近畿大学），武内 良典（近畿大学） |
| |
12:00-13:00 |
昼食 （ 60分 ） |
12月2日(木) 午前 【RECONF】高位合成設計 （B会場）
座長: 佐野 健太郎 (理研)
11:10 - 12:00 |
(7)
RECONF |
11:10-11:35 |
FPGA向け乱数生成器の高位合成IP化設計と比較検討 |
○淺海悠人・泉 知論（立命館大） |
(8)
RECONF |
11:35-12:00 |
重力多体問題を例とした高位合成ツールの性能比較 ～ SDSoCとVitisの違いに関して ～ |
○村松耀生・成見 哲（電通大） |
| |
12:00-13:00 |
昼食 （ 60分 ） |
12月2日(木) 午後 基調講演 （ホール）
座長: 岩垣 剛（広島市立大学）
13:00 - 14:00 |
| (9) |
13:00-14:00 |
[基調講演]低レイテンシ映像AI技術とそのユースケース
〇馬場隆行 （アイベックステクノロジー株式会社） |
12月2日(木) 午後 【VLD】DFMおよびモデリング手法 （A会場）
座長: 張 任遠（奈良先端科学技術大学院大学）
14:20 - 16:00 |
(10)
VLD |
14:20-14:45 |
Wafer-level Variation Modeling for Multi-site Testing of RF Circuits |
○Riaz-ul-haque Mian（Shimane Univ.）・Michihiro Shintani（NAIST） |
(11)
VLD |
14:45-15:10 |
2層配線問題におけるチャネル配線手法の拡張 |
○石神魁人・藤吉邦洋（東京農工大） |
(12)
VLD |
15:10-15:35 |
代表クリップ生成を考慮したレイアウトパターン分類問題における改良手法 ～ Changらの判定法の解析に基づいた手法の提案 ～ |
○桝谷智哉・石野修平・藤吉邦洋（東京農工大） |
(13)
VLD |
15:35-16:00 |
シミュレーテッド量子アニーリングを用いたマスク最適化手法 |
○小平行秀・中山晴貴・野中尚貴（会津大）・松井知己・高橋篤司（東工大）・児玉親亮（キオクシア） |
12月2日(木) 午後 【ICD】ハードウエアデザイン （B会場）
座長: 礒野 貴亘（ソシオネクスト）
14:20 - 15:35 |
(14)
ICD |
14:20-14:45 |
RISC-Vを用いた畳み込みニューラルネットワーク |
○大城広輝（電通大） |
(15)
ICD |
14:45-15:10 |
動作環境適応型パワーゲーティングスイッチ制御技術とその不揮発ロジックLSIへの応用 |
○鐘 方岑・夏井雅典・羽生貴弘（東北大） |
(16)
ICD |
15:10-15:35 |
A Sub uW and 14bit Resolution Temperature Sensor for IoT Using Thermistor-Defined TDC |
○Nguyen Trong Hung（UEC）・Van Trung Nguyen（LQDTU）・Koichiro Ishibashi（UEC） |
| |
16:10-16:20 |
表彰式・クロージング （ホール） （ 10分 ） |
: d
eei
eng
-u
nshu-u
i
n-u
n
