5月13日(木) 午後 リコンフィギャラブル応用1
座長: 泉 知論 (立命館大)
13:30 - 14:45 |
| (1) |
13:30-13:55 |
FPGAを用いたDC-DCコンバータ向け高速比例ディジタルPID制御方式の実装 |
○浜脇一馬・前田雄輝・副島政人・柴田裕一郎・小栗 清・黒川不二雄（長崎大） |
| (2) |
13:55-14:20 |
FPGAを用いた全探索法による可変ブロックサイズ動き予測の実現 |
○浅野修一・鄭 智舜・丸山 勉（筑波大） |
| (3) |
14:20-14:45 |
FPGAを用いたCLAHEの実時間処理の実現 |
○國府田健太郎・丸山 勉（筑波大） |
| |
14:45-14:55 |
休憩 （ 10分 ） |
5月13日(木) 午後 リコンフィギャラブルアーキテクチャ
座長: 梶原 信樹 (ルネサスエレクトロニクス)
14:55 - 16:10 |
| (4) |
14:55-15:20 |
動的再構成プロセッサアレイMuCCRA-3のマルチコア化の研究 |
○佐々木瑛一・齊藤貴樹・木村優之・天野英晴（慶大） |
| (5) |
15:20-15:45 |
FeRAMを用いた不揮発リコンフィギャラブルロジックデバイスの試作 |
○古賀正紘・飯田全広・尼崎太樹（熊本大）・市田善信・佐治満朗・飯田 淳（ローム）・末吉敏則（熊本大） |
| (6) |
15:45-16:10 |
高精度な科学技術計算エンジン向きディジットシリアル浮動小数点演算器 |
○谷川一哉・伴 大雅・弘中哲夫（広島市大） |
| |
16:10-16:20 |
休憩 （ 10分 ） |
5月13日(木) 午後 高信頼化技術・設計技術
座長: 名古屋 彰 (岡山大)
16:20 - 17:10 |
| (7) |
16:20-16:45 |
SRAM型FPGA上の実装回路におけるソフトエラー耐性評価手法の一検討 |
○木村剛士・甲斐統貴・堤 喜章・尼崎太樹・久我守弘・末吉敏則（熊本大） |
| (8) |
16:45-17:10 |
FPGAにおける演算パイプライン共有化のためのデータパス分類手法の提案 |
○小川ゆい・大屋智範（長崎大）・長名保範（成蹊大）・吉見真聡（同志社大）・西川由理・舟橋 啓・広井賀子・天野英晴（慶大）・柴田裕一郎・小栗 清（長崎大） |
| |
17:10-17:20 |
休憩 （ 10分 ） |
5月13日(木) 午後 招待講演
座長: 名古屋 彰 (岡山大)
17:20 - 18:10 |
| (9) |
17:20-18:10 |
［招待講演］布線論理の性能を引き出すストリーム処理 |
○小栗 清（長崎大） |
5月14日(金) 午前 リコンフィギャラブル応用2
座長: 京 昭倫 (ルネサスエレクトロニクス)
09:30 - 10:45 |
| (10) |
09:30-09:55 |
FPGAを用いた様々な大きさ、回転角を持つパターンの検出手法の検討 |
○鈴木将之・谷田吉史・丸山 勉（筑波大） |
| (11) |
09:55-10:20 |
振動抑制を考慮した追従システムのFPGAによる実装 |
手塚康瑛・○市川周一・野田善之（豊橋技科大） |
| (12) |
10:20-10:45 |
SIMD型並列度可変プロセッサコアの提案とその検証 |
○田邉翔司・山口佳樹・安永守利（筑波大） |
| |
10:45-10:55 |
休憩 （ 10分 ） |
5月14日(金) 午前 システムアーキテクチャ
座長: 渡邊 誠也 (岡山大)
10:55 - 12:10 |
| (13) |
10:55-11:20 |
PC-FPGA複合クラスタにおけるソフトウェア-ハードウェア間通信と遠隔呼出し |
○小畑正貴・上嶋 明・尾崎 亮（岡山理科大） |
| (14) |
11:20-11:45 |
複数FPGA上で動作するスケーラブルアレイプロセッサのためのGALS設計 |
○王 陸洲・佐野健太郎・山本 悟（東北大） |
| (15) |
11:45-12:10 |
複数の異なるアプリケーションを用いたFPGAベース・リコンフィギュラブルシステム用OSの性能評価 |
○児島 彰・徳永和也・弘中哲夫（広島市大） |
| |
12:10-13:15 |
昼食 （ 65分 ） |
5月14日(金) 午後 リコンフィギャラブル応用3
座長: 弘中 哲夫 (広島市大)
13:15 - 14:30 |
| (16) |
13:15-13:40 |
An Efficient Implementation of Exhaustive Verification of the Collatz Conjecture using DSP48E blocks of Xilinx Virtex-5 FPGAs |
○Yasuaki Ito・Koji Nakano（Hiroshima Univ.） |
| (17) |
13:40-14:05 |
マルチFPGAプラットフォームFLOPS-2Dにおける演算パイプラインの実装 |
森下博和・○田舎片健太（慶大）・長名保範（成蹊大）・藤田直行（JAXA）・天野英晴（慶大） |
| (18) |
14:05-14:30 |
動的再構成デバイスによるリアルタイム翻訳システムの構築と検証 |
木下 慶・高野大輔・岡村知晋・矢尾哲彦・○山口佳樹（筑波大） |
: 
bu
-u
ba
-u