6月11日(火) 午後 GPUシステム
座長: 塩谷 亮太（東大）
13:00 - 14:00 |
(1)
CPSY |
13:00-13:20 |
GPGPUを用いた変分混合ガウスモデルのパラメータ推定高速化 |
○西本宏樹・中田 尚・中島康彦（奈良先端大） |
| (2) |
13:20-13:40 |
メモリアクセスパターンに基づくGPUスケジューリングポリシーの選択手法
○川口優樹（名工大）、津邑公暁（名工大） |
| (3) |
13:40-14:00 |
データ圧縮に基づくGPU向け高性能キャッシュアーキテクチャの提案
○岡慶太郎（株式会社ソシオネクスト）、川上哲志、谷本輝夫、小野貴継、井上弘士（九大） |
6月11日(火) 午後 ストレージ・ネットワーク
座長: 大江 和一(富士通研)
14:10 - 15:10 |
(4)
CPSY |
14:10-14:30 |
高性能・高圧縮率を両立するストレージシステムのデータ圧縮機能の検討 |
○山賀祐典・松下貴記・弘中和衛・川口智大（日立） |
(5)
CPSY |
14:30-14:50 |
ストレージシステム間のアクセス無停止データマイグレーションにおけるコピー速度調整方式の提案と開発 |
○原 彬大・圷 弘明・川口智大（日立） |
(6)
DC |
14:50-15:10 |
SATを用いたSDNルールテーブル分割法の高速化に関する検討 |
小笠原亮太・○新井雅之（日大） |
6月11日(火) 午後 ニューラルネットワーク
座長: 木村 睦（龍谷大学）
15:20 - 16:40 |
(7)
CPSY |
15:20-15:40 |
FPGAスイッチを用いたマルチGPU深層学習の高速化 |
○井坪知也・竹本一馬・松谷宏紀（慶大） |
(8)
CPSY |
15:40-16:00 |
効率的なDNN計算のための無効ニューロン予測手法の評価 |
○池田泰我・植吉晃大・安藤洸太・廣瀨一俊・浅井哲也（北大）・本村真人（東工大）・高前田伸也（北大/JSTさきがけ） |
(9)
CPSY |
16:00-16:20 |
エッジ環境におけるニューラルネットワーク学習軽量化手法の検討 |
○廣瀬一俊・浅井哲也（北大）・本村真人（東工大）・高前田伸也（北大/JSTさきがけ） |
(10)
CPSY |
16:20-16:40 |
二値化ニューラルネットワークのハードウェア指向精度向上手法の検討 |
○大羽由華（北大）・村上大輔・中江達哉（ソシオネクスト）・安藤洸太・浅井哲也（北大）・本村真人（東工大）・高前田伸也（北大/JSTさきがけ） |
6月11日(火) 午後 特別セッション
座長: 井上 弘士（九大）※モデレータ
16:50 - 18:20 |
| (11) |
16:50-18:20 |
第二回ポストムーアを考える座談会 〜「光」コンピューティングは「キラリ」と輝けるか？〜
モデレータ：井上 弘士（九大）
パネリスト：塩見 準（京大）、川上 哲志（九大）、新家 昭彦（NTT物性科学基礎研究所）
・技術紹介およびポジショントーク (各パネリストより15分）
・パネルディスカッション (45分) |
| |
- |
2日目 |
6月12日(水) 午前 アーキテクチャ・計算方式
座長: 津邑 公暁（名工大）
09:00 - 10:00 |
(12)
CPSY |
09:00-09:20 |
CGLAにおける高速コンパイルとチューニングのためのアーキテクチャ支援 |
○中島康彦（奈良先端大） |
| (13) |
09:20-09:40 |
NISQにおけるfidelityが処理時間へ与える影響の解析~古典-量子ハイブリッドアーキテクチャの実現に向けて~
○松尾脩平、谷本輝夫、川上哲志（九大）、田渕 豊（東大）、廣川真男、井上弘士（九大） |
| (14) |
09:40-10:00 |
RISC-V上で実行するSPEC CPU 2017のSimulation Points解析
○中村朋生、小泉透、出川祐也、稲岡航大、塩谷亮太、入江英嗣、坂井修一（東大） |
6月12日(水) 午前 セキュリティ・高信頼技術
座長: 新井 雅之(日大)
10:10 - 11:30 |
(15)
CPSY |
10:10-10:30 |
動的情報フロー追跡を用いた反射型XSSの検出 |
○塚本駿佑・坂井修一・入江英嗣（東大） |
(16)
CPSY |
10:30-10:50 |
OpenRISCにおけるセキュアコンテクストスイッチの実装 |
○有馬裕一朗・坂井修一・入江英嗣（東大） |
(17)
DC |
10:50-11:10 |
高電磁ノイズの影響を回避するハイブリッド CAN プロトコル・インターリーブモード |
許斐康司・○横山慎悟・福本 聡（首都大東京） |
(18)
DC |
11:10-11:30 |
ストカスティック数を用いたZ通信路の誤り訂正 |
○石川遼太・多和田雅師・柳澤政生・戸川 望（早大） |
| |
11:30-12:40 |
休憩 （ 70分 ） |
6月12日(水) 午後 招待講演
座長: 長谷川 揚平（東芝メモリ）
12:40 - 13:10 |
| (19) |
12:40-13:10 |
海外インターンシップのすすめ ~AMDでの経験を通じて~
○眞下 達（九大） |
6月12日(水) 午後 アプリケーション・高速化
座長: 中島 康彦（奈良先端大）
13:20 - 14:00 |
(20)
CPSY |
13:20-13:40 |
Xilinx SDAccelによるART法の高速化 |
○岡本泰明・天野英晴（慶大） |
(21)
CPSY |
13:40-14:00 |
マルチエージェント SLAMの実装 |
○風見亮佑・天野英晴（慶大） |
6月12日(水) 午後 メモリシステム
座長: 八巻 隼人（電通大）
14:10 - 15:30 |
(22)
CPSY |
14:10-14:30 |
オープンソースなマルチポートメモリコンパイラの検討 |
○門本淳一郎・入江英嗣・坂井修一（東大） |
| (23) |
14:30-14:50 |
A Pattern Aware Optimization for Hybrid Main Memories
○Arima Eishi (The University of Tokyo), Schulz Martin (Technical University of Munich) |
| (24) |
14:50-15:10 |
キャッシュ・パーティショニングによる性能向上のための MLP を意識した実行サイクル数の推定
○今泉勇斗（名大）、塩谷亮太（東大）、安藤秀樹（名大） |
| (25) |
15:10-15:30 |
メモリアクセス解析に基づくトランザクショナルメモリのポリシー動的切り替え手法
○小林龍之介、二間瀬悠希（名工大）、塩谷亮太（東大）、五島正裕（NII）、津邑公暁（名工大） |
| |
- |
終了 |
: 
i
n-u
i
