| 電子情報通信学会 研究会発表申込システム 研究会 開催プログラム |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップ | 戻る | / | [HTML] / [HTML(simple)] / [TEXT] | [Japanese] / [English] |
|
１日目のセッション終了後に懇親会を開催いたしますので，お誘い合わせの上ご参加下さいますようお願いいたします． ★VLSI設計技術研究会（VLD） 専門委員長 石浦 菜岐佐 (関西学院大) 副委員長 若林 一敏 (NEC) 幹事 越智 裕之 (京大)， 河野 一郎 (ルネサステクノロジ) ★システムLSI設計技術研究会（IPSJ-SLDM） 主査 小野寺 秀俊 (京大) 幹事 内海 功朗 (沖ネットワークLSI)， 石原 亨 (九大)， 田宮 豊 (富士通研) 日時 2008年 5月 8日(木) 13：30～17：05 2008年 5月 9日(金) 10：00～15：25 会場 神戸大学 百年記念館会議室A（〒657-8501 神戸市灘区六甲台町1-1．阪急「六甲駅」またはＪＲ「六甲道駅」下車。 神戸市バス36系統「鶴甲団地前」行 「神大文・理・農学部前」下車。http://neweb.h.kobe-u.ac.jp/epg/sdkk/sdkk.html．神戸大学工学部情報知能工学科 川口博．078-803-6317） 議題 システム設計および一般 5月8日(木) 午後 招待講演１ （13：30～14：30） 座長: 石浦菜岐佐(関西学院大) (1) 13:30 - 14:30 ［招待講演］FPGAを利用したHW/SW協調検証 ○中村祐一・細川晃平（NEC） −−− 休憩 （ 15分 ） −−− 5月8日(木) 午後 アサーションベース検証 （14：45～15：35） 座長: 松永裕介(九大) (2) 14:45 - 15:10 Checker Circuit Generation for System Verilog Assertions in Prototyping Verification ○Mengru Wang・Shinji Kimura（Waseda Univ.） (3) 15:10 - 15:35 局所変数を含むアサーションに対するモデルチェッキングのためのチェッカ生成 竹内 翔・○浜口清治・垣内洋介・柏原敏伸（阪大） −−− 休憩 （ 15分 ） −−− 5月8日(木) 午後 合成および演算器最適化 （15：50～17：05） 座長: 杉原真(豊橋技科大) (4) 15:50 - 16:15 マルチプレクサの削減を目的としたバインディング改善手法 ○小玉 翔・松永裕介（九大） (5) 16:15 - 16:40 セレクタ論理を用いたバタフライ演算器の設計 ○名村 健・戸川 望・柳澤政生・大附辰夫（早大）・外村元伸（大日本印刷） (6) 16:40 - 17:05 スイッチング確率を考慮したprefix graph合成手法の改良について ○松永多苗子・木村晋二（早大）・松永裕介（九大） 5月9日(金) 午前 招待講演２ （10：00～11：00） 座長: 石原亨(九大) (7) 10:00 - 11:00 ［招待講演］LSIのノイズ問題:アプローチとチャレンジ ○永田 真（神戸大） −−− 休憩 （ 15分 ） −−− 5月9日(金) 午前 見積もり技術 （11：15～12：05） 座長: 泉知論(立命館大) (8) 11:15 - 11:40 Fast Wire Length Estimation in Obstructive Block Placement Shuting Li（Univ. of Kitakyushu）・Tan Yan（Univ. of Illinois at Urbana-Champaign）・○Yasuhiro Takashima・Hiroshi Murata（Univ. of Kitakyushu） (9) 11:40 - 12:05 Analysis of Effects of Input Arrival Time Variations on On-Chip Bus Power Consumption ○Masanori Muroyama・Tohru Ishihara・Hiroto Yasuura（Kyushu Univ.） −−− 昼食 （ 85分 ） −−− 5月9日(金) 午後 低消費電力設計 （13：30～14：20） 座長: 河野一郎(ルネサス) (10) 13:30 - 13:55 Fine-Grained Power Gating Based on the Controlling Value of Logic Gates ○Lei Chen（Waseda Univ.）・Takashi Horiyama（Saitama Univ.）・Yuichi Nakamura（NEC）・Shinji Kimura（Waseda Univ.） (11) 13:55 - 14:20 サブ100mW H.264/AVC MP@L4.1 HDTV解像度対応整数画素精度動き検出プロセッサコア ○水野孝祐・宮越純一・村地勇一郎・濱本真生・飯沼隆弘・石原朋和・印 芳・李 将充・上農哲也・川口 博・吉本雅彦（神戸大） −−− 休憩 （ 15分 ） −−− 5月9日(金) 午後 高信頼システム （14：35～15：25） 座長: 越智裕之(京大) (12) 14:35 - 15:00 高信頼性モードと高速アクセスモードを有するディペンダブルSRAM ○奥村俊介・藤原英弘・井口友輔・野口紘希・森田泰弘・川口 博・吉本雅彦（神戸大） (13) 15:00 - 15:25 リアルタイム制約とSEU脆弱性制約の下でのヘテロジーニアスマルチプロセッサ合成技術 ○杉原 真（豊橋技科大/JST） ◎5月8日研究会終了後，懇親会を予定していますので御参加ください． ☆VLD研究会今後の予定 [ ]内発表申込締切日 6月26日(木)～27日(金) 北海道大学 高等教育機能開発センター [4月7日(月)] テーマ：信号処理、LSI、及び一般 【問合先】 越智 裕之 (Hiroyuki OCHI) E-mail:o    ee k  -u Tel.075-753-4803(直通) 京都大学大学院情報学研究科通信情報システム専攻 ◎VLD研究会ホームページもご覧下さい． http://www.ieice.org/~vld/ ☆IPSJ-SLDM研究会 【問合先】 石原 亨 九州大学システムLSI研究センター 〒814-0001 福岡市早良区百道浜3-8-33 TEL: 092-847-5188 FAX: 092-847-5190 Email: i    slrck shu-u◎SLDM研究会ホームページもご覧下さい． http://www.ipsj.or.jp/sig/sldm/ Last modified: 2008-05-07 18:33:36 |
ご注意： 迷惑メール対策のためメールアドレスの一部の文字を置換しております．ご了承ください．
[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
[研究会発表・参加方法，FAQ] ※ ご一読ください
[VLD研究会のスケジュールに戻る] / [IPSJ-SLDM研究会のスケジュールに戻る] /
| トップ | 戻る | / | [HTML] / [HTML(simple)] / [TEXT] | [Japanese] / [English] |
[研究会発表申込システムのトップページに戻る]