お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 参加費の返金について
電子情報通信学会 研究会発表申込システム
研究会 開催プログラム
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップ  戻る   / [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 

★VLSI設計技術研究会(VLD)
専門委員長 小野澤 晃 (NTT)  副委員長 宇佐美 公良 (芝浦工大)
幹事 山田 晃久 (シャープ), 小林 和淑 (京都工繊大)

日時 2011年 3月 2日(水) 13:10~18:00
   2011年 3月 3日(木) 09:55~16:55
   2011年 3月 4日(金) 10:00~16:20

会場 沖縄県男女共同参画センター「てぃるる」(〒900-0036 沖縄県那覇市西3丁目11番1号.那覇空港から沖縄都市モノレールで旭橋駅下車、車で約10分.http://www.tiruru.or.jp/?page_id=31.琉球大学工学部 島袋勝彦.098-895-8694)

議題 システムオンシリコンを支える設計技術

3月2日(水) 午後 プロセッサ設計 (13:10~14:50)
座長: 山田 晃久 (シャープ)

(1) 13:10 - 13:35
分枝限定法に基づく組込み向けVLIW型プロセッサのアーキテクチャ探索手法
○青木康平・谷口一徹・冨山宏之・福井正博(立命館大)

(2) 13:35 - 14:00
マルチサイクル演算に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法
○内田充哉・谷口一徹・冨山宏之・福井正博(立命館大)

(3) 14:00 - 14:25
柔軟な置換ポリシをもつ2階層キャッシュの正確で高速なシミュレーション手法
○多和田雅師・柳澤政生・大附辰夫・戸川 望(早大)

(4) 14:25 - 14:50
DEPSフレームワークにおける最悪実行時間と平均消費エネルギーのタスク内解析手法
○川島裕崇・曾 剛・渥美紀寿・立松知紘・高田広章(名大)

−−− 休憩 ( 15分 ) −−−

3月2日(水) 午後 低電力設計 (15:05~16:45)
座長: 冨山 宏之 (立命館大)

(5) 15:05 - 15:30
スクラッチパッドメモリとコード配置最適化による低エネルギーASIP合成手法
○嶋田吉倫・史 又華・戸川 望・柳澤政生・大附辰夫(早大)

(6) 15:30 - 15:55
細粒度パワーゲーティングにおける履歴に基づいたスリープ制御方式の検討と評価
○武藤徹也・宇佐美公良(芝浦工大)

(7) 15:55 - 16:20
準相補MOSを用いたデジタル回路の低消費電力化設計
○曽和修一・金子峰雄(北陸先端大)

(8) 16:20 - 16:45
Reusable Constraints of Nano-watt BGR Circuits in CMOS Process Migration
Gong Chen・○Delong Yin・Bo Yang・Qing Dong・Jing Li・Shigetoshi Nakatake(Univ. of Kitakyushu)

−−− 休憩 ( 15分 ) −−−

3月2日(水) 午後 招待講演 (17:00~18:00)
座長: 小野澤 晃 (NTT)

(9) 17:00 - 18:00
[フェロー記念講演]More Mooreに立ちはだかるCMOSばらつきの理解に向けて
○小野寺秀俊(京大/JST)

3月3日(木) 午前 論理設計1 (09:55~11:10)
座長: 宇佐美 公良 (芝浦工大)

(10) 09:55 - 10:20
Split-output Latchを用いたSemi-static TSPC DFFの提案と評価
○中林智之・佐々木敬泰・大野和彦・近藤利夫(三重大)

(11) 10:20 - 10:45
Domino-RSL方式を用いたDPA耐性を持つDES暗号回路の設計試作と安全性評価
○岩井克彦・小島憲司・汐崎 充・浅川俊介・藤野 毅(立命館大)

(12) 10:45 - 11:10
遅延時間差検出型アービターPUFによるセレクタ遅延時間測定評価
○村山貴彦・汐崎 充・古橋康太・福島照理・藤野 毅(立命館大)

−−− 休憩 ( 15分 ) −−−

3月3日(木) 午前 アーキテクチャ設計1 (11:25~12:15)
座長: 金子 峰雄 (北陸先端大)

(13) 11:25 - 11:50
多重並列グループ署名の低消費電力回路アーキテクチャ
○森岡澄夫・古川 潤・佐古和恵(NEC)

(14) 11:50 - 12:15
リアルタイム画像識別におけるスケーラブルアーキテクチャの設計
○青木 孝・細谷英一・大塚卓哉・小野澤 晃(NTT)

3月3日(木) 午後 高位設計 (13:45~15:25)
座長: 福井 正博 (立命館大)

(15) 13:45 - 14:10
メモリアクセス高速化のための回路自動生成の一手法
○岸田和也・神戸尚志(近畿大)

(16) 14:10 - 14:35
動的再構成可能プロセッサにおける回路自動生成の一手法
○荒木統行・神戸尚志(近畿大)

(17) 14:35 - 15:00
粒子追跡システムにおける相関値計算回路設計とその評価
○森口翔太・神戸尚志(近畿大)

(18) 15:00 - 15:25
速度性能とタイミングスキュー調整特性に優れたデータパスの合成手法
○党 羽・金子峰雄(北陸先端大)

−−− 休憩 ( 15分 ) −−−

3月3日(木) 午後 DFM (15:40~16:55)
座長: 高橋 篤司 (阪大)

(19) 15:40 - 16:05
混合正規分布統計的最大値演算における最適性評価の一考察
○石原 完・福井正博(立命館大)・築山修治(中大)

(20) 16:05 - 16:30
混合正規分布を用いた統計的静的遅延解析手法の性能評価
○藤森智幸・築山修治(中大)・福井正博(立命館大)

(21) 16:30 - 16:55
パスディレイテストを用いた部分パス遅延値推定手法
○志岐卓信・高島康裕(北九州市大)・中村祐一(NEC)

3月4日(金) 午前 物理設計 (10:00~11:40)
座長: 小林 和淑 (京都工繊大)

(22) 10:00 - 10:25
多層配線単一磁束量子回路のための遅延余裕割り当てに基づく配線順序を考慮した配線手法
○竹島将太・高木一義・田中雅光(名大)・高木直史(京大)

(23) 10:25 - 10:50
最小総変位配置実現問題に対し効率的な位相変更手法CRP法の提案
○河野祐貴・高島康裕(北九州市大)・高橋篤司(阪大)

(24) 10:50 - 11:15
CUDAを利用した有向非循環グラフにおける全点間最短経路探索高速化手法
○山村亮英・高島康裕(北九州市大)

(25) 11:15 - 11:40
アナログ集積回路における容量の実現及び評価手法に関する一考察
○越智 敦・島津怜英・藤村 徹・中武繁寿(北九州市大)

3月4日(金) 午後 論理設計2 (13:10~14:50)
座長: 室岡 孝宏 (NTT)

(26) 13:10 - 13:35
ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価
○井上雅文(東工大)・右近祐太・高橋篤司(阪大)

(27) 13:35 - 14:00
FPGA上に実現した可変レイテンシ回路の動作検証
○右近祐太(阪大)・井上雅文(東工大)・高橋篤司・谷口研二(阪大)

(28) 14:00 - 14:25
二段階検証による順序回路の限定モデル検査の高速化手法
○尾野紀博・中村一博・高木一義(名大)・高木直史(京大)

(29) 14:25 - 14:50
次状態関数処理に基づく高速不揮発メモリに対する書き込み最適化
○岡田直也(早大)・中村祐一(NEC)・木村晋二(早大)

−−− 休憩 ( 15分 ) −−−

3月4日(金) 午後 アーキテクチャ設計2 (15:05~16:20)
座長: 木村 晋二 (早大)

(30) 15:05 - 15:30
3次元積層LSI開発のためのスケーラブルなプロトタイピング・システム
○マルコ チャシン・内田裕之・萩本有哉・宮崎崇史・大川 猛・池野理門・松本祐教(トプスシステムズ)・居村史人・菊地克弥・鈴木基史・仲川 博・青柳昌宏(産総研)

(31) 15:30 - 15:55
ビアプログラマブルASICアーキテクチャVPEX3の面積と遅延評価
○上岡泰輔・北森達也・堀 遼平(立命館大)・吉川雅弥(名城大)・藤野 毅(立命館大)

(32) 15:55 - 16:20
ビアプログラマブルデバイスVPEXにおける配線リソースと配線遅延の評価
○北森達也・堀 遼平・上岡泰輔(立命館大)・吉川雅弥(名城大)・藤野 毅(立命館大)

一般講演:発表 20 分 + 質疑応答 5 分

◎1日目の研究会終了後(3月2日(水)),懇親会を行います。
日時:2011年3月2日(水) 18:30-20:30
場所:パシフィックホテル沖縄2F「エフカイ」
http://www.pacifichotel.jp/
(研究会会場の隣のホテルです)
会費:5,000円 (一般、学生共)
皆様お誘い合わせの上、是非ご参加ください。
参加を希望される方は、下記問合先(山田)までご連絡ください。
当日参加も可能です。
◎2日目の開始時刻を9:30⇒9:55に変更いたしました。(2/9)


☆VLD研究会今後の予定 [ ]内発表申込締切日

5月16日(月)~18日(水) 北九州国際会議場 [3月11日(金)] テーマ:LSIとシステムのワークショップ
5月18日(水)~19日(木) 北九州国際会議場 [3月18日(金)] テーマ:システム設計および一般
6月30日(木)~7月1日(金) 沖縄県青年会館 [4月8日(金)] テーマ:システムと信号処理および一般

【問合先】
山田 晃久(シャープ)
E-mail: asrp
Tel: 0743-65-2531, Fax: 0743-65-0554

◎VLD研究会ホームページもご覧下さい.
http://www.ieice.org/~vld/


Last modified: 2011-02-21 16:33:33


ご注意: 迷惑メール対策のためメールアドレスの一部の文字を置換しております.ご了承ください.

[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
 
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
 

[研究会発表・参加方法,FAQ] ※ ご一読ください
 

[VLD研究会のスケジュールに戻る]   /  
 
 トップ  戻る   / [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会