| 電子情報通信学会 研究会発表申込システム 研究会 開催プログラム |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップ | 戻る | / | [HTML] / [HTML(simple)] / [TEXT] | [Japanese] / [English] |
|
★リコンフィギャラブルシステム研究会（RECONF） 専門委員長 名古屋 彰 (岡山大) 副委員長 京 昭倫 (ルネサス エレクトロニクス)， 弘中 哲夫 (広島市大) 幹事 堀 洋平 (産総研)， 泉 知論 (立命館大) 幹事補佐 渡邊 誠也 (岡山大) 日時 2010年 9月16日(木) 11：00～18：35 2010年 9月17日(金) 09：00～14：05 会場 静岡大学 工学部 電気電子工学棟 電１１教室（〒432-8561 静岡県浜松市城北３－５－１．遠鉄バス乗場等 JR東海浜松駅前北口：バスターミナル15,16番のりばからの全路線静岡大学(180円)下車 (所要時間約15分、1時間に10本程度運行)。http://www.eng.shizuoka.ac.jp/outlines/p07/．静岡大学 工学部 電気電子工学科 渡邊 実） 議題 リコンフィギャラブルシステム，一般 9月16日(木) 午前 リコンフィギャラブル応用1 （11：00～11：50） 座長: 京 昭倫（ルネサスエレクトロニクス） (1) 11:00 - 11:25 動的部分再構成を利用したオンチップパターン認識システムの開発 ○川合浩之・安永守利（筑波大） (2) 11:25 - 11:50 FPGAによる実時間線分抽出の実現 ○朱 剣云・丸山 勉（筑波大） −−− 昼食 （ 60分 ） −−− 9月16日(木) 午後 カスタムプロセッシング （13：00～14：15） 座長: 渡邊 誠也（岡山大学） (3) 13:00 - 13:25 多文字遷移を行うNFAに基づく正規表現マッチング回路について ○中原啓貴・笹尾 勤・松浦宗寛（九工大） (4) 13:25 - 13:50 可変ワード長をもつ再構成可能プロセッサによる有限体演算 ○柴田裕一郎・原澤隆一・小栗 清（長崎大） (5) 13:50 - 14:15 RSA暗号を高速化する再構成型プロセッサの検討 ○玉置貴俊・谷川一哉・弘中哲夫（広島市大） −−− 休憩 （ 20分 ） −−− 9月16日(木) 午後 数値計算 （14：35～15：50） 座長: 天野 英晴（慶應義塾大学） (6) 14:35 - 15:00 FPGAグリッドを用いたHMMERの高速化 ○高木豊和・丸山 勉（筑波大） (7) 15:00 - 15:25 メモリ帯域向上のための浮動小数点データストリームロスレス圧縮ハードウェア ○佐野健太郎・片平和也・山本 悟（東北大） (8) 15:25 - 15:50 多倍長浮動小数点用リコンフィギャラブルアクセラレータHP-DSFPのアプリケーション評価 ○吉岡佑記・川本智之・伴 大雅・谷川一哉・弘中哲夫（広島市大） −−− 休憩 （ 20分 ） −−− 9月16日(木) 午後 ツール （16：10～17：25） 座長: 泉 知論（立命館大学） (9) 16:10 - 16:35 論理・配線資源を共用するMPLDのためのセルの過剰接近を抑えるレイアウト手法 ○中村政智・稲木雅人・谷川一哉・弘中哲夫（広島市大）・佐藤正幸・石黒 隆（太陽誘電） (10) 16:35 - 17:00 MPLDアーキテクチャのための配置配線支援ツール ○垰本 謙・川端英之・稲木雅人・谷川一哉・弘中哲夫（広島市大）・佐藤正幸・石黒 隆（太陽誘電）・北村俊明（広島市大） (11) 17:00 - 17:25 ストリーム処理向け動的再構成可能アーキテクチャの性能見積り方法の検討 ○日向文彦・吉川宜史（東芝） −−− 休憩 （ 20分 ） −−− 9月16日(木) 午後 招待講演 （17：45～18：35） 座長: 名古屋 彰（岡山大学） (12) 17:45 - 18:35 ［招待講演］光再構成型ゲートアレイの応用 ○渡邊 実（静岡大） 9月17日(金) 午前 デバイスアーキテクチャ （09：00～10：40） 座長: 弘中 哲夫（広島市立大学） (13) 09:00 - 09:25 光再構成型ゲートアレイにおけるMEMSアドレッシング技術 ○森田裕宣・渡邊 実（静岡大） (14) 09:25 - 09:50 COGRE: 面積削減を目的とした少構成メモリ論理セルアーキテクチャ ○岡本康裕・一ノ宮佳裕・尼崎太樹・飯田全広・末吉敏則（熊本大） (15) 09:50 - 10:15 An Error Detect and Correct Circuit Based Fault-tolerant Reconfigurable Logic Device ○Qian Zhao・Yoshihiro Ichinomiya・Yasuhiro Okamoto・Motoki Amagasaki・Masahiro Iida・Toshinori Sueyoshi（Kumamoto Univ.） (16) 10:15 - 10:40 同期/非同期ハイブリッドアーキテクチャに基づく低消費電力FPGAの構成 ○石原翔太・土屋亮人・小松与志也・張山昌論・亀山充隆（東北大） −−− 休憩 （ 20分 ） −−− 9月17日(金) 午前 アーキテクチャ （11：00～12：15） 座長: 堀 洋平（独立行政法人 産業技術総合研究所） (17) 11:00 - 11:25 マルチコンテキスト型動的リコンフィギャラブルプロセッサからコンテキストメモリをなくす方法の提案 ○天野英晴・木村優之・小崎信明（慶大） (18) 11:25 - 11:50 再構成回数削減による動的リコンフィギャラブルプロセッサの消費電力削減手法の提案 ○木村優之・弘中和衛・天野英晴（慶大） (19) 11:50 - 12:15 SIMD/MIMD動的切替え型プロセッサIMAPCAR2の性能評価 ○京 昭倫・野本祥平・岡崎信一郎（ルネサス エレクトロニクス） −−− 昼食 （ 60分 ） −−− 9月17日(金) 午後 リコンフィギャラブル応用2 （13：15～14：05） 座長: 井口 寧（北陸先端科学技術大学院大学） (20) 13:15 - 13:40 FPGA上のArbiter PUFの定量的性能評価 ○堀 洋平（産総研）・吉田隆弘（中大）・片下敏宏・佐藤 証（産総研） (21) 13:40 - 14:05 ScalableCoreシステム2.0の実装と評価 ○坂口嘉一・高前田伸也・吉瀬謙二（東工大） 一般講演：発表 20 分 ＋ 質疑応答 5 分 ◎初日9/16(木)初日の夕方に懇親会を計画しております． ◎二日目9/17(金) 12:15～13:15に研究専門委員会を開催する予定です． ◎FPGA関連企業による展示を実施いたします．以下出展企業一覧 - Achronix Semiconductor Co. 1.5GHz Throughputと10.3Gbps SerDesを備えた世界最速のFPGAです。 これまでのASIC設計での高いコストや長い設計期間に悩まされること なく、使い慣れたFPGAの設計環境で実現が可能です。 - 三栄ハイテックス株式会社 FPGAを使用した開発事例(人検出システムなど)、弊社会社案内 - 東京エレクトロン デバイス株式会社 次世代テレビやMFPなどの高画質エンジンの開発や ハイパフォーマンスコンピューティングなどの高速演算処理に最適な Virtex-6 FPGA 搭載 大規模PCI Express Gen2開発プラットフォーム - 三菱電機マイコン機器ソフトウエア株式会社 ALTERA Cyclone II／CYPRESS PSoCマイコン搭載トレーニングボード FPGAを使ったLSI評価システム（大容量FPGAと制御アプリケーション） - ルネサスエレクトロニクス株式会社 プログラマブルIPコア：STPエンジン Cベース統合開発環境とアプリケーション ◎9/16：静岡大学 渡邊実先生（光再構成型ゲートアレイの研究）の研究室見学会を下記のスケジュールで計画しています．ぜひ，ご参加ください． 10:00-11:00 （１時間） 14:15-14:35 休憩 （ 20分 ） 15:50-16:10 休憩 （ 20分 ） ☆RECONF研究会今後の予定 [ ]内発表申込締切日 11月29日(月)～12月1日(水) 九州大学医学部百年講堂 [9月10日(金)] テーマ：デザインガイア2010 ―VLSI設計の新しい大地― 【問合先】 岡山大学 大学院自然科学研究科 渡邊 誠也 E-mail:  bu      -u TEL: 086-251-8251 FAX: 086-251-8251 Last modified: 2010-09-06 21:40:28 |
ご注意： 迷惑メール対策のためメールアドレスの一部の文字を置換しております．ご了承ください．
[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
[研究会発表・参加方法，FAQ] ※ ご一読ください
[RECONF研究会のスケジュールに戻る] /
| トップ | 戻る | / | [HTML] / [HTML(simple)] / [TEXT] | [Japanese] / [English] |
[研究会発表申込システムのトップページに戻る]