お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
研究会 開催プログラム
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


VLSI設計技術研究会(VLD) [schedule] [select]
専門委員長 宇佐美 公良 (芝浦工大)
副委員長 山田 晃久 (シャープ)
幹事 小林 和淑 (京都工繊大), 竹中 崇 (NEC)

日時 2012年 3月 6日(火) 10:10 - 16:45
2012年 3月 7日(水) 09:15 - 16:30
議題 システムオンシリコンを支える設計技術 
会場名 ビーコンプラザ 
住所 〒874-0828 大分県別府市山の手町12番1号
交通案内 別府(大分)駅から徒歩15分またはバスで5分
http://www.b-conplaza.jp/access/index.htm
会場世話人
連絡先
北九州市立大学 高島 康裕
0977-26-7111 (会場)
お知らせ ◎3/8,9に同じ会場で、IEICEが協賛する国際会議SASIMI( http://www.sasimi.jp/ )が開催されます。
◎6日研究会終了後,懇親会を予定していますので御参加ください.参加費は、社会人4000円、学生3000円を予定しております。
詳細は、VLD研のホームページ( http://www.ieice.org/~vld/ )を御覧下さい。

3月6日(火) 午前  電力/電源解析
座長: 戸川望(早大)
10:10 - 11:50
(1) 10:10-10:35 IDDQ電流による大域プロセスばらつきの推定手法 ○新谷道広・佐藤高史(京大)
(2) 10:35-11:00 ビアプログラマブルASICアーキテクチャVPEXの消費電力評価と面積・遅延性能評価 ○大谷 拓・堀 遼平・北森達也・上岡泰輔(立命館大)・吉川雅弥(名城大)・藤野 毅(立命館大)
(3) 11:00-11:25 省エネ組み込みヘテロジニアス・マルチチップ・プロセッサシステムCOOL ChipのLSI試作 ○内田裕之・萩本有哉・森本智之・引地信之・松本祐教(トプスシステムズ)・居村史人・渡辺直也・菊地克弥・鈴木基史・仲川 博・青柳昌宏(産総研)
(4) 11:25-11:50 GPGPUによる電源配線回路シミュレーション高速化手法の性能評価 ○塩野隼人・林 磊・横田 誠・福井正博(立命館大)
3月6日(火) 午後  暗号と高位設計
座長: 吉田 浩章 (東大)
13:10 - 14:50
(5) 13:10-13:35 上り帯域割り当て情報に基づく暗号方式制御を備えた10G/1GデュアルレートEPON OLT LSI ○安田禎之・羽田野孝裕・首藤啓樹・浦野正美・中西 衛・柴田随道(NTT)
(6) 13:35-14:00 Dual-Rail RSLメモリ方式を用いた耐タンパDES暗号回路の設計 ○柴谷 恵・岩井克彦・汐崎 充・浅川俊介・藤野 毅(立命館大)
(7) 14:00-14:25 不完全ネストループに対するループパイプライン ○竹中 崇・若林一敏(NEC)・中越優佳(NEC情報システムズ)
(8) 14:25-14:50 製造後スキュー調整性を最大化するRTL資源割当手法 ○春田洋佑・金子峰雄(北陸先端大)
3月6日(火) 午後  動作レベル設計と配線手法
座長: 高橋篤司 (阪大)
15:05 - 16:45
(9) 15:05-15:30 動作レベル・レジスタ転送レベル混在設計記述向け高位合成手法 ○吉田浩章・藤田昌宏(東大/JST)
(10) 15:30-15:55 高位合成における潜在的並列性を利用した投機実行に基づくCDFG変換 ○大野真司(名大)・高木一義・高木直史(京大)
(11) 15:55-16:20 論理合成ツールを用いた論理最適化におけるRTLフォールスパスの活用 ○三上雄大・岩垣 剛・市原英行・井上智生(広島市大)
(12) 16:20-16:45 単線最長配線手法を用いた一層複線指定長配線手法 ○古山祥平・小平行秀(会津大)
3月7日(水) 午前  信頼性
座長: 小林和淑 (京都工繊大)
09:15 - 10:30
(13) 09:15-09:40 NBTIを考慮した電源配線最適化の一手法 ○長田賢明・福井正博(立命館大)・築山修治(中大)
(14) 09:40-10:05 冗長化FF置き換え方式による高信頼性VLSI設計の自動化 ○矢野 憲(福岡大/JST)・吉木崇人・林田隆則(福岡大)・佐藤寿倫(福岡大/JST)
(15) 10:05-10:30 順序回路におけるソフトエラーの論理マスク効果の効率的な解析手法について ○高田大河・松永裕介(九大)
3月7日(水) 午前  回路/システム設計
座長: 竹中 崇 (NEC)
10:45 - 12:00
(16) 10:45-11:10 単一磁束量子回路の設計検証のための時刻付き論理式の等価性判定手法 ○川口隆広(名大)・高木一義・高木直史(京大)
(17) 11:10-11:35 パターン非依存正規表現マッチングエンジンに対する先読み演算の実現 ○若葉陽一・永山 忍・稲木雅人・若林真一(広島市大)
(18) 11:35-12:00 多数カメラ映像に対するリアルタイム画像識別処理ハードウェアの実装 ○細谷英一・青木 孝・大塚卓哉・関原悠介・小野澤 晃(NTT)
3月7日(水) 午後  再構成回路
座長: 高木一義 (京大)
13:20 - 15:00
(19) 13:20-13:45 動的リコンフィギャラブルプロセッサにおける記憶回路の低消費電力化とDVFS手法の検討 ○早川勇輝・宇佐美公良(芝浦工大)
(20) 13:45-14:10 近似正規表現マッチングアルゴリズムのGPGPU実装およびFPGA実装と比較 ○宇丹裕一朗・稲木雅人・永山 忍・若林真一(広島市大)
(21) 14:10-14:35 Power Efficient Design of Arithmetic Circuits Based on Embedded Memory Blocks in FPGA ○Xinmu Yu(Waseda Univ.)・Kiyoharu Hamaguchi(Osaka Univ.)・Shinji Kimura(Waseda Univ.)
(22) 14:35-15:00 FPGA上に実現した可変レイテンシ回路の性能評価 ○右近祐太・安藤健太・高橋篤司(阪大)
3月7日(水) 午後  低電力設計
座長: 中武繁寿(北九大)
15:15 - 16:30
(23) 15:15-15:40 遺伝的プログラミングを用いたグラウンドバウンス低減にむけたパワースイッチ駆動回路生成の検討 ○宮内 誠・工藤 優・太田雄也・宇佐美公良(芝浦工大)
(24) 15:40-16:05 色差に着目した低電力色補間回路の設計に関する考察 ○面林康太・岩垣 剛・市原英行・井上智生(広島市大)
(25) 16:05-16:30 パワースイッチの基板電圧選択制御によるサブスレッショルド回路のリークエネルギー低減化 ○三橋 遼・工藤 優・太田雄也・宇佐美公良(芝浦工大)

講演時間
一般講演発表 20 分 + 質疑応答 5 分

問合先と今後の予定
VLD VLSI設計技術研究会(VLD)   [今後の予定はこちら]
問合先 小林和淑(京都工繊大)
E-: bat
Tel: 075-724-7452 
お知らせ ◎VLD研究会ホームページもご覧下さい.
http://www.ieice.org/~vld/


Last modified: 2012-03-06 15:16:07


ご注意: 迷惑メール対策のためメールアドレスの一部の文字を置換しております.ご了承ください.

[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
 

[研究会発表・参加方法,FAQ] ※ ご一読ください
 
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
 

[VLD研究会のスケジュールに戻る]   /  
 
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会