| 電子情報通信学会 研究会発表申込システム 研究会 開催プログラム |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップ | 戻る | 前のIPSJ-SLDM研究会 / 次のIPSJ-SLDM研究会 | [HTML] / [HTML(simple)] / [TEXT] | [Japanese] / [English] |
|
★システムとLSIの設計技術研究会（IPSJ-SLDM） 主査 越智 裕之 (立命館大) 幹事 川村 一志 (東工大)， 今川 隆司 (明大)， 細田 浩希 (ソニーセミコンダクタソリューションズ)， 田中 勇気 (日立) ★VLSI設計技術研究会（VLD） 専門委員長 池田 奈美子 (NTT) 副委員長 中武 繁寿 (北九州市大) 幹事 宮村 信 (ナノブリッジ・セミコンダクター)， 今井 雅 (弘前大) 幹事補佐 西元 琢真 (日立) ★集積回路研究会（ICD） 専門委員長 高橋 真史 (キオクシア) 副委員長 池田 誠 (東大) 幹事 新居 浩二 (TSMCデザインテクノロジージャパン)， 宮地 幸祐 (信州大) 幹事補佐 吉原 義昭 (キオクシア)， 塩見 準 (阪大)， 久保木 猛 (ソニーセミコンダクタソリューションズ) ★ディペンダブルコンピューティング研究会（DC） 専門委員長 土屋 達弘 (阪大) 副委員長 細川 利典 (日大) 幹事 新井 雅之 (日大)， 難波 一輝 (千葉大) ★リコンフィギャラブルシステム研究会（RECONF） 専門委員長 佐野 健太郎 (理研) 副委員長 山口 佳樹 (筑波大)， 泉 知論 (立命館大) 幹事 小林 悠記 (NEC)， 佐藤 幸紀 (豊橋技科大) 幹事補佐 竹村 幸尚 (インテル)， 長名 保範 (琉球大学) 日時 2022年11月28日(月) 13：00～18：00 2022年11月29日(火) 09：15～18：30 2022年11月30日(水) 09：30～17：30 会場 金沢市文化ホール（ハイブリッド開催，主：現地開催，副：オンライン開催）（〒920-0864 石川県金沢市高岡町15-1．https://www.bunka-h.gr.jp/access/） 議題 デザインガイア2022 -VLSI設計の新しい大地- −−− オープニング（B会場） （ 5分 ） −−− 11月28日(月) 午後 【VLD】VLSI設計技術（B会場） （13：05～14：45） 座長: 宮村信（ナノブリッジ・セミコンダクター） (1)/VLD 13:05 - 13:30 FPGA-SoMを用いたASIC試作チップ評価システムの構築 ○今井 雅（弘前大）・吉瀬謙二（東工大）・米田友洋（NII） (2)/VLD 13:30 - 13:55 並列プレフィックス加算器の構造・桁並び同時最適化に関する考察 ○金子峰雄（北陸先端大） (3)/VLD 13:55 - 14:20 集合対間配線問題に対するSATを用いた配線手法 ○長倉光輝・横屋凛太郎・藤吉邦洋（東京農工大） (4)/VLD 14:20 - 14:45 多様なCGRAを実現するDiplomacyを活用した設計手法の検討 ○小島拓也（東大/JSTさきがけ）・齋藤 真・中村 宏（東大） 11月28日(月) 午後 IEEE CASS 招待講演（A会場） （13：00～14：00） (5) 13:00 - 14:00 ［IEEE CASS 招待講演］ IEEE論文誌投稿のススメ ○関屋大雄（千葉大） 11月28日(月) 午後 IEEE CASS ショートプレゼンテーション（A会場） （14：00～16：15） (6) 14:00 - 16:15 ［IEEE CASS ショートプレゼンテーション］ 11月28日(月) 午後 【DC】高信頼LSI設計技術（B会場） （15：00～15：50） 座長: 宮瀬紘平（九工大） (7)/DC 15:00 - 15:25 近似演算を用いる乗算器に対するテストパターン削減について ○東海翔午・赤松大地・四柳浩之・橋爪正樹（徳島大） (8)/DC 15:25 - 15:50 動作電圧引き下げによる低消費電力ニューラルネットワークのための6T-8TハイブリッドSRAM ○余 若曦・難波一輝（千葉大） 11月28日(月) 午後 ポスターセッション（展示室） （16：15～18：00） (9) 16:15 - 18:00 【RECONF】 (P-1)敵対的サンプル攻撃対策をVitis-AIで実現するためのモデル量子化手法の実装と評価 福田悠太（立命館大学） (P-2)マルチFPGAシステムの高位合成シミュレーション手法に関する検討 池原陽大(長崎大学) (P-3)穀物の草丈の精密計測を対象とするステレオマッチングのKria SOMによる実装 中川諒（筑波大学） 【DC】 (P-4)遅延検査容易化設計を用いるPUF回路の周囲温度による動作性能調査 大濱 瑛祐(徳島大学) (P-5)近似演算を用いる乗算器に対するテストパターン削減について 東海翔午（徳島大学） (P-6)3次元積層ICに実装した遅延検査容易化回路によるTSV検査能力評価 高見圭悟(徳島大学) 【ICD】 (P-7)スケーラブル型全結合イジングマシン内部の相互作用半減による独立した2つのイジングマシンの実装 北原伸次朗(東京理科大学) (P-8)大きさの異なる2つのコプレーナ型静電容量センサを用いた液滴の接触角推定手法 古田 翼（滋賀県立大学） 【VLD】 (P-9)極低温65nm-CMOS回路設計ライブラリの構築 阪本利司(ナノブリッジ・セミコンダクター) (P-10)MTJベース不揮発性フリップフロップの最適ストア時間に関する解析式の提案 横山大輝(芝浦工大) (P-11)ボロノイ分割と繰り返し改善によるマスク最適化手法 野中尚貴(会津大) (P-12)ハードウェアトロイの挿入された計算機が齎す誤りの検知と対策 葛西巧朗(弘前大) 11月29日(火) 午前 【DC】高信頼LSIテスト技術（A会場） （09：15～10：30） 座長: 宮瀬紘平（九工大） (10)/DC 09:15 - 09:40 識別可能ハードウェア要素ペア数最大化のためのコントローラの制御信号のドントケア割当て法 ○大塚裕衣・千田祐弥・徐 浩豊・細川利典（日大）・山崎浩二（明大） (11)/DC 09:40 - 10:05 RTL故障診断容易化設計に基づくテスト生成法 ○千田祐弥・細川利典（日大）・山崎浩二（明大） (12)/DC 10:05 - 10:30 組込み自己テストにおける複数ランダムパターンレジスタント縮退故障のシード生成法 ○三浦 怜・細川利典（日大）・吉村正義（京都産大） 11月29日(火) 午前 【RECONF】FPGAコンピューティング（A会場） （10：45～12：00） 座長: 佐野健太郎（理研） (13)/RECONF 10:45 - 11:10 自律駆動DMAエンジンを搭載したFPGA演算システム ○横野智也・山部芳朗・田仲顕至・有川勇輝・石崎晃朗（NTT） (14)/RECONF 11:10 - 11:35 M-KUBOSマルチFPGAシステムにおけるHLS向けメッセージパッシングインタフェースの実装 ○弘中和衛・飯塚健介・天野英晴（慶大） (15)/RECONF 11:35 - 12:00 マルチFPGAシステムの高位合成シミュレーション手法に関する検討 ○池原陽大・本吉圭吾・福田航生・眞邉泰斗・柴田裕一郎（長崎大）・上野知洋・佐野健太郎（理研） −−− 休憩 （ 75分 ） −−− 11月29日(火) 午後 基調講演（A会場） （13：15～14：05） 座長: 神宮司明良（東工大） (16) 13:15 - 14:05 ［基調講演］More Moore時代を支える半導体パッケージテクノロジーの展望 ○西尾 俊彦（株式会社 SBRテクノロジー） 11月29日(火) 午後 【ICD】イジングマシン、ハードウェアセキュリティ（A会場） （14：15～15：30） 座長: 内山真郷（東芝） (17)/ICD 14:15 - 14:40 スケーラブル型全結合イジングマシン内部の相互作用半減による独立した2つのイジングマシンの実装 ○北原伸次朗・遠藤あかり・惠 太一・河原尊之（東京理科大） (18)/ICD 14:40 - 15:05 暗号モジュール搭載チップのシステムレベルセキュリティ評価 ○松丸琢弥・門田和樹（神戸大）・沖殿貴朗（SCU）・三木拓司・永田 真（神戸大） (19)/ICD 15:05 - 15:30 セキュア半導体システムにおける電源結合網の評価 ○眞柴 将・門田和樹（神戸大）・沖殿貴朗（SCU）・三木拓司・永田 真（神戸大） 11月29日(火) 午後 【VLD】イジングモデル（A会場） （15：45～17：25） 座長: パリジ マチュー（富士通） (20)/VLD 15:45 - 16:10 イジングモデル係数へのノイズ付与によるイジングマシン高精度化手法 ○吉村友和・白井達彦・多和田雅師・戸川 望（早大） (21)/VLD 16:10 - 16:35 外部磁場の調整によるイジングマシンへの初期解擬似導入手法 ○川上蒼馬（早大）・巴 徳瑪・大野乾太郎・八木哲志・寺本純司（NTT）・戸川 望（早大） (22)/VLD 16:35 - 17:00 イジングマシンを繰り返し用いるイテレーティブアニーリング手法と組合せ最適化問題の評価 ○深田佳佑（早大）・パリジ マチュー（早大/富士通）・富田憲範（富士通）・戸川 望（早大） (23)/VLD 17:00 - 17:25 基底状態の破壊を検出可能な係数分割によるイジングモデルのビット幅削減手法 ○谷地悠太・多和田雅師・戸川 望（早大） 11月29日(火) 午後 招待講演（A会場） （17：40～18：30） 座長: 塩見準（阪大） (24) 17:40 - 18:30 ［招待講演］More Mooreを切り拓く最先端ロジック設計技術～Design Technology Platform～ ○安井卓也（TSMCデザインテクノロジージャパン株式会社） 11月30日(水) 午前 【VLD】回路モデリングおよびDFM手法（A会場） （09：30～11：10） 座長: 今井雅（弘前大） (25)/VLD 09:30 - 09:55 極低温65nm-CMOS回路設計ライブラリの構築 ○阪本利司・宮村 信・船橋一訓・岡本浩一郎・多田宗弘（NBS）・田中貴久・内田 健（東大）・石黒仁揮（慶大） (26)/VLD 09:55 - 10:20 MTJベース不揮発性フリップフロップの最適ストア時間に関する解析式の提案 ○横山大輝・宇佐美公良（芝浦工大）・亀井愛佳・天野英晴（慶大） (27)/VLD 10:20 - 10:45 LUTベースの光強度推定による高速なSRAF最適化手法 ○齊藤颯太・高橋篤司（東工大） (28)/VLD 10:45 - 11:10 ボロノイ分割と繰り返し改善によるマスク最適化手法 ○野中尚貴・小平行秀（会津大）・高橋篤司（東工大）・児玉親亮（キオクシア） 11月30日(水) 午前 【ICD】ハードウェアデザイン（B会場） （09：30～11：10） 座長: 萩原汐（富士通） (29)/ICD 09:30 - 09:55 大きさの異なる2つのコプレーナ型静電容量センサを用いた液滴の接触角推定手法 ○古田 翼・土谷 亮・井上敏之・岸根桂路（滋賀県立大） (30)/ICD 09:55 - 10:20 帯域内位相雑音の低減に向けた3次MASH型ΔΣFDCに基づくデジタル位相同期回路の設計 ○岩下僚我・徐 祖楽・長田 将・柴田凌弥・熊野 陽・飯塚哲也（東大） (31)/ICD 10:20 - 10:45 深層学習を用いた高精細画像向け階層型物体検出システム ○堀川雄生・菅谷 真・吉田錬平・増子和磨・松村哲哉（日大） (32)/ICD 10:45 - 11:10 ニューロンCMOSインバータを用いたFGC付き4入力可変論理回路のチップ試作とその評価 ○伊藤祥磨・西口大嗣・福原雅朗（東海大） −−− 休憩 （ 90分 ） −−− 11月30日(水) 午後 表彰式（A会場） （12：40～13：20） (33) 12:40 - 13:20 ［表彰式］ 11月30日(水) 午後 基調講演（A会場） （13：20～14：10） 座長: 宮村信（ナノブリッジ・セミコンダクター） (34) 13:20 - 14:10 ［基調講演］More Moore時代をさらに拓くCMOSデバイス技術 ○若林 整（東京工業大学） 11月30日(水) 午後 【DC】高信頼LSI設計と評価（A会場） （14：20～15：35） 座長: 白旭（ナノブリッジ・セミコンダクター） (35)/DC 14:20 - 14:45 遅延検査容易化設計を用いるPUF回路の周囲温度による動作性能調査 ○大濱瑛祐・四柳浩之・橋爪正樹（徳島大） (36)/DC 14:45 - 15:10 3次元積層ICに実装した遅延検査容易化回路によるTSV検査能力評価 ○高見圭悟・四柳浩之・橋爪正樹（徳島大） (37)/DC 15:10 - 15:35 軽量なワンタイムパスワード認証方式を用いたJTAGアクセス機構のFPGA実装と面積評価 ○岡本 悠・馬 竣・王 森レイ・甲斐 博・高橋 寛（愛媛大）・清水明宏（高知工科大） 11月30日(水) 午後 【SLDM】設計技術（B会場） （14：45～15：35） 座長: 多和田雅師（早大） (38) 14:45 - 15:10 3D Stacked SRAMを活用したHPC向けメモリアーキテクチャの検討 ○萩原 汐（富士通）・幸 朋矢（東工大）・吉川 隆英（富士通）・遠藤 敏夫（東工大） (39) 15:10 - 15:35 マルチコアプロセッサ自動設計ツールFabScalar-RISCVに対応した同期機構の実装と評価 ○柏森 風介・佐々木 敬泰（愛知県立大） 11月30日(水) 午後 【RECONF】FPGA応用（A会場） （15：50～17：30） 座長: 柴田裕一郎（長崎大） (40)/RECONF 15:50 - 16:15 FPGAにおける差動信号入力を用いた確率共鳴回路の設計と試作 ○塚原彰彦・趙 崇貴・田中慶太・本間章彦・内川義則（東京電機大） (41)/RECONF 16:15 - 16:40 高速シリアルトランシーバ向けの汎用型ビットエラーテスタの検討 ○玉城玖之・長名保範（琉球大） (42)/RECONF 16:40 - 17:05 敵対的サンプル攻撃対策をVitis-AIで実現するためのモデル量子化手法の実装と評価 ○福田悠太・吉田康太・藤野 毅（立命館大） (43)/RECONF 17:05 - 17:30 穀物の草丈の精密計測を対象とするステレオマッチングのKria SOMによる実装 ○中川 諒・山口佳樹（筑波大）・イマン フィルマンシャー（インドネシア国立研究革新庁） 11月30日(水) 午後 【VLD】ハードウェアトロイおよびFPGA実装（B会場） （16：15～17：30） 座長: 小平行秀（会津大） (44)/VLD 16:15 - 16:40 FPGA Implementation of Learned Image Compression ○Heming Sun（Waseda U）・Qingyang Yi（UTokyo）・Jiro Katto（Waseda U）・Masahiro Fujita（UTokyo） (45)/VLD 16:40 - 17:05 消費電力波形の形状を考慮したIoTデバイス異常動作検知手法のFPGAへの適用 ○久古幸汰・戸川 望（早大） (46)/VLD 17:05 - 17:30 ハードウェアトロイの挿入された計算機が齎す誤りの検知と対策 ○葛西巧朗・今井 雅（弘前大） 一般講演：発表 20 分 ＋ 質疑応答 5 分 ◆IEEE CASS Japan Joint Chapter; IEEE CASS Kansai Chapter; IEEE CEDA All Japan Joint Chapter; IEEE SSCS Kansai Chapter共催 ◎平素より研究会活動にご支援ご協力賜りまして誠にありがとうございます． 11月28-30日の研究会(デザインガイア2022)は現地（金沢市文化ホール）およびオンラインの両方によるハイブリッド開催となります.原則として開催の3日前までに参加費のお手続きください． なお，会議用URLなどは研究会幹事からご案内します． 現地参加される方は，以下の点をご理解ご協力頂きますよう宜しくお願い申し上げます． 1．緊急事態宣言が発令されている地域に勤務もしくは居住する研究者の方は現地参加をご遠慮下さい． 2．1に該当しない場合でも会場となる都道府県および市町村に出されている要請などにより，急遽オンラインのみの開催となる可能性があることをご理解下さい． 3．現地参加人数を把握するために事前予約制と致します．当日の現金受付は行いません． 11月25日(金)23:59までに，以下のフォームから参加日・居住市町村，および連絡先をご登録ください． https://forms.gle/soLERosbmoUtsgeQ8 仮に後日参加者の中から感染者が出た場合に連絡をできるよう，記録を保管致します． 必要に応じて保健所等への公的機関へ提供され得ることをご了承下さい． また，スマートフォン保有参加者の方は，接触確認アプリ(COCOA)のインストールおよび起動をお願い致します． 4．当日，参加前の検温をお願いします．平熱+1度以上（もしくは37.5度以上）の発熱を含め，息苦しさ （呼吸困難）・強いだるさ，軽度であっても咳・咽頭痛などの症状がある方の参加はご遠慮下さい． また，国，保健所，病院等からの自宅待機，経過観察等の指示が出ている方の参加も同様です． 5．マスクの着用は必須です．仮にマスクをせずに来られた場合は，近所での購入をお願いします．要請に従っていただけない場合は，入場をお断りします． 6．受付の前に，手洗いもしくはアルコール消毒を行って下さい． 7．会場での飲食は原則禁止です（ただし水分補給は除く）． 8．休憩時間の情報交換に関して，必ずマスクをし，大声での会話はお控え下さい． 上記項目は，文部科学省が管轄する公益社団法人全国公民館連合会の公民館における新型コロナウィルス感染拡大予防ガイドライン （ https://www.kominkan.or.jp/file/all/2021/20211019_02guide_ver04.pdf ） および，【金沢市文化ホールへご来館されるお客様へのお願い】 （ https://www.bunka-h.gr.jp/topic/1714 ） を基に作成しています． 皆様方のご協力，宜しくお願い致します． ☆IPSJ-SLDM研究会今後の予定 [ ]内発表申込締切日 2023年1月23日(月)～24日(火) 慶応義塾大学 日吉キャンパス 来往舎2階大会議室 [11月14日(月)] テーマ：FPGA 応用および一般 【問合先】 川村 一志 (東工大) E-mail:      ar c iir  ◎SLDM研究会ホームページもご覧下さい． http://www.sig-sldm.org/ ☆VLD研究会今後の予定 [ ]内発表申込締切日 2023年1月23日(月)～24日(火) 慶応義塾大学 日吉キャンパス 来往舎2階大会議室 [11月14日(月)] テーマ：FPGA 応用および一般 【問合先】 今井 雅 （弘前大） E-mail:   bi    -u◎VLD研究会ホームページもご覧下さい． http://www.ieice.org/~vld/ ☆ICD研究会今後の予定 [ ]内発表申込締切日 12月17日(土)～19日(月) JTAドーム宮古島 [12月2日(金)] テーマ：学生・若手研究会 【問合先】 新居 浩二（TSMCデザインテクノロジージャパン） E-mail:  i  g  ☆DC研究会今後の予定 [ ]内発表申込締切日 12月16日(金) 旧大阪商船「海峡ロマンホール」 [10月7日(金)] テーマ：Winter Workshop on Safety（安全性に関する冬のワークショップ） 安全性、その他一般 2023年2月28日(火) 機械振興会館 [12月18日(日)] テーマ：VLSI設計とテストおよび一般 【問合先】 新井 雅之 （日本大学生産工学部） E-mail: a i   n-u◎最新情報は，DC研究会ホームページを御覧下さい． http://www.ieice.org/iss/dc/jpn/index.html ☆RECONF研究会今後の予定 [ ]内発表申込締切日 2023年1月23日(月)～24日(火) 慶応義塾大学 日吉キャンパス 来往舎2階大会議室 [11月14日(月)] テーマ：FPGA 応用および一般 【問合先】 委員長： 佐野健太郎（理研） ◎RECONF研究会ホームページもご覧下さい． http://www.ieice.org/~reconf/ ◎情報交換の場として研究会公式Slackを用意しています。下記リンクから自由に参加できます。 https://join.slack.com/t/reconfworkspace/shared_invite/zt-v3qeynk3-RsInu4wdjqU2t_ysqWvagg Last modified: 2022-11-25 18:31:30 |
ご注意： 迷惑メール対策のためメールアドレスの一部の文字を置換しております．ご了承ください．
[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
[研究会発表・参加方法，FAQ] ※ ご一読ください
[VLD研究会のスケジュールに戻る] / [ICD研究会のスケジュールに戻る] / [DC研究会のスケジュールに戻る] / [RECONF研究会のスケジュールに戻る] / [IPSJ-SLDM研究会のスケジュールに戻る] /
| トップ | 戻る | 前のIPSJ-SLDM研究会 / 次のIPSJ-SLDM研究会 | [HTML] / [HTML(simple)] / [TEXT] | [Japanese] / [English] |
[研究会発表申込システムのトップページに戻る]