9月17日(木) 午後 応用１
座長: 堀 洋平（中大）
13:00 - 14:40 |
| (1) |
13:00-13:25 |
FPGAを用いた回転パターンの実時間検出 |
○谷田吉史・丸山 勉（筑波大） |
| (2) |
13:25-13:50 |
Component Labeling on the FPGA using Few Logic Elements |
○Yasuaki Ito・Koji Nakano（Hiroshima Univ.） |
| (3) |
13:50-14:15 |
FPGAアレイCubeを用いたレーベンシュタイン距離計算の性能評価 |
○吉見真聡・三木光範（同志社大）・西川由理・設樂明宏・天野英晴（慶大）・オスカー メンサー（インペリアルカレッジロンドン） |
| (4) |
14:15-14:40 |
FPGAによる電源電圧制御回路の実装及び制御精度の評価 |
○副島政人・酒見隼也・柴田裕一郎・黒川不二雄・濱田 剛・正田備也・小栗 清（長崎大） |
| |
14:40-14:50 |
休憩 （ 10分 ） |
9月17日(木) 午後 デバイスアーキテクチャ１
座長: 児玉 祐悦（産総研）
14:50 - 16:30 |
| (5) |
14:50-15:15 |
配線性を利用する低消費電力指向のクラスタリング及び配置手法 |
○今泉真哉・飯田全広・末吉敏則（熊本大） |
| (6) |
15:15-15:40 |
実装効率改善へ向けたP同値類に基づくLUTの論理出現率に関する調査 |
○新谷政樹・加藤宏太・尼崎太樹・飯田全広・末吉敏則（熊本大） |
| (7) |
15:40-16:05 |
電力を再構成可能なFlex Power FPGAチップの設計と試作 |
○日置雅和（産総研）・河並 崇（金沢工大）・松本洋平（産総研）・堤 利幸（明大）・中川 格・関川敏弘・小池帆平（産総研） |
| (8) |
16:05-16:30 |
Dual-Vthセルの利用による動的リコンフィギャラブルプロセッサのリーク電力削減の評価 |
○天野英晴・平井啓一郎・佐野 徹・加東 勝・斎藤貴樹（慶大） |
| |
16:30-16:40 |
休憩 （ 10分 ） |
9月17日(木) 午後 特別招待講演
座長: 名古屋 彰（岡山大）
16:40 - 17:30 |
| (9) |
16:40-17:30 |
［招待講演］YAWARA: 自己最適化計算機システム・プロジェクト |
馬場敬信・大津金光・○横田隆史（宇都宮大） |
9月18日(金) 午前 設計手法
座長: 京 昭倫（ＮＥＣ）
09:00 - 10:15 |
| (10) |
09:00-09:25 |
ビットシリアル演算器を用いた再構成型プロセッサDS-HIEにおけるデータフロー生成の最適化手法の提案 |
○西永康弘・梅田賢一・谷川一哉・弘中哲夫（広島市大） |
| (11) |
09:25-09:50 |
再構成型プロセッサDS-HIEにおける入出力データ転送機構の検討 |
○梅田賢一・西永康弘・谷川一哉・弘中哲夫（広島市大） |
| (12) |
09:50-10:15 |
動的再構成可能プロセッサDAPDNA-2へのアプリケーション実装手法の比較・評価 |
○古島直道・渡邊誠也・名古屋 彰（岡山大） |
| |
10:15-10:25 |
休憩 （ 10分 ） |
9月18日(金) 午前 応用２
座長: 弘中 哲夫（広島市大）
10:25 - 12:05 |
| (13) |
10:25-10:50 |
小容量FPGAによるスケーラブルなシステム評価環境の構築手法 |
○渡邉伸平・高前田伸也・姜 軒（東工大）・三好健文（東工大/JST）・吉瀬謙二（東工大） |
| (14) |
10:50-11:15 |
An FPGA-based Tiny Processing System for Small Embedded System and Education |
○Koji Nakano・Yasuaki Ito・Kensuke Kawakami・Koji Shigemoto（Hiroshima Univ） |
| (15) |
11:15-11:40 |
メニーコアSoC用形状適応型ネットワークオンチップの検討 |
○廉田 浩（九大）・若谷彰良（甲南大） |
| (16) |
11:40-12:05 |
ネットワークテストベッドGtrcNET-10p3におけるパケットキャプチャおよびルータ機能の実装 |
○児玉祐悦・高野了成・岡崎史裕・工藤知宏（産総研） |
| |
12:05-13:10 |
昼食 （ 65分 ） |
9月18日(金) 午後 デバイスアーキテクチャ２
座長: 梶原 信樹（ＮＥＣ）
13:10 - 14:25 |
| (17) |
13:10-13:35 |
再構成デバイスMPLDの高密度実装に適した構成手法 |
○戸口博昭・淺枝昌則・小田裕太郎・平川直樹・谷川一哉・弘中哲夫（広島市大）・佐藤正幸・石黒 隆（太陽誘電） |
| (18) |
13:35-14:00 |
LEDR/4相2線プロトコルコンバータを用いた非同期FPGAの構成 |
○石原翔太・小松与志也・張山昌論・亀山充隆（東北大） |
| (19) |
14:00-14:25 |
レンズ結像系を用いない4コンテキストプログラマブル光再構成型ゲートアレイ用ライター |
○久保田慎也・渡邊 実（静岡大） |
| |
14:25-14:35 |
休憩 （ 10分 ） |
9月18日(金) 午後 応用３
座長: 渡邊 誠也（岡山大）
14:35 - 15:50 |
| (20) |
14:35-15:00 |
FPGAによるHPCのためのストリーム計算に関する一検討 ～ 2次元ヤコビ法のためのスケーラブルパイプラインモジュールの設計と評価 ～ |
○佐野健太郎・初田義明・大坪靖周・山本 悟（東北大） |
| (21) |
15:00-15:25 |
高精度浮動小数点演算用リコンフィギャラブルアクセラレータに用いる数学関数の実装手法に関する検討 |
○吉岡佑記・川本智之・伴 大雅・谷川一哉・弘中哲夫（広島市大） |
| (22) |
15:25-15:50 |
An FPGA-based Architecture for Verifying Collatz Conjecture |
○Yasuaki Ito・Koji Nakano（Hiroshima Univ.） |
: s-k
cq
c