| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
VLSI設計技術研究会 (VLD) (検索条件: 2007年度)
「from:2007-05-10 to:2007-05-10」による検索結果
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, IPSJ-SLDM (共催) |
2007-05-10 13:30 |
京都 | 京大会館 | マトリックス型超並列プロセッサにおける変数のメモリ割り当て最適化手法 ○小橋 晶・谷口一徹・坂主圭史・武内良典・今井正治（阪大）・中田 清（ルネサステクノロジ）  VLD2007-1 |
本研究ではマトリックス型超並列プロセッサの変数のメモリへの割り当て最適化手法について提案するは株式会社ルネサステクノロジ... [more] | VLD2007-1 pp.1-6 |
| VLD, IPSJ-SLDM (共催) |
2007-05-10 13:55 |
京都 | 京大会館 | 部分的なデータフォワーディング機構を持つプロセッサのための発見的命令スケジューリング手法 ○稗田拓路・田中浩明・坂主圭史・武内良典・今井正治（阪大） |
部分フォワーディングは，プロセッサのパイプライン中にフォワーディングパスを部分的に持たせる手法である． 部分フォワーデ... [more] |
VLD2007-2 pp.7-12 |
| VLD, IPSJ-SLDM (共催) |
2007-05-10 14:20 |
京都 | 京大会館 | ディジタル変調に向いた演算機能を持つリコンフィギャラブル・アーキテクチャ ○小林礼貴・谷口一徹・坂主圭史・武内良典・今井正治（阪大） VLD2007-3 |
[more] | VLD2007-3 pp.13-18 |
| VLD, IPSJ-SLDM (共催) |
2007-05-10 14:55 |
京都 | 京大会館 | SystemCを用いた動的再構成可能プロセッサのモデル開発 上田浩司・○北道淳司・黒田研一（会津大） |
近年, FPGA技術を応用した動的再構成可能プロセッサ(DRP)が提案されている. DRPは独自の動的再構成可能アー... [more] |
VLD2007-4 pp.19-24 |
| VLD, IPSJ-SLDM (共催) |
2007-05-10 15:20 |
京都 | 京大会館 | 大語彙連続音声認識用出力確率計算回路アーキテクチャの一検討 ○橋本 丈・才辻 誠・神戸尚志（近畿大） VLD2007-5 |
大語彙連続音声認識エンジンをモバイル端末に搭載することを目的とし、C言語を拡張したハードウェア記述言語であるBach-C... [more] | VLD2007-5 pp.25-30 |
| VLD, IPSJ-SLDM (共催) |
2007-05-10 16:00 |
京都 | 京大会館 | ［パネル討論］高位合成を有効活用するか？活用をあきらめるか？ ○福井正博（立命館大）・石浦菜岐佐（関西学院大）・泉 知論（立命館大）・山田晃久（シャープ） VLD2007-6 |
C言語からの高位合成の有効な活用方法について、様々な用途の観点，使用者および開発者の観点を交えて議論し、課題と希望を明確... [more] | VLD2007-6 p.31 |
| VLD, IPSJ-SLDM (共催) |
2007-05-11 09:30 |
京都 | 京大会館 | ハードウエアユニット検証環境の自動生成 ～ バスブリッジ設計での実証 ～ ○Rafael Kazumiti Morizawa・岩下洋哲・高山浩一郎（富士通研） VLD2007-7 |
SoC の複雑化によって検証に要する工数は増大している。多くの場合、SoC とそれを構成するハードウエアユニットの検証は... [more] | VLD2007-7 pp.1-6 |
| VLD, IPSJ-SLDM (共催) |
2007-05-11 09:55 |
京都 | 京大会館 | DAG カバリング問題の下限とそれを用いた厳密アルゴリズムについて ○松永裕介（九大） VLD2007-8 |
[more] | VLD2007-8 pp.7-12 |
| VLD, IPSJ-SLDM (共催) |
2007-05-11 10:20 |
京都 | 京大会館 | 離散遅延値を持つPDEを用いたクロックデスキュー手法 ○橋爪裕子・大谷直毅・高島康裕（北九州市大）・中村祐一（NEC） VLD2007-9 |
近年のLSI製造では微細化が進み，その結果，チップの性能向上は目覚しい進歩が見られる反面，設計時に想定していた様々な性能... [more] | VLD2007-9 pp.13-18 |
| VLD, IPSJ-SLDM (共催) |
2007-05-11 10:55 |
京都 | 京大会館 | 非同期単精度浮動小数点除算器の方式検討とFPGA実装 ○廣本正之・高橋温子・神山真一・越智裕之（京大）・中村行宏（立命館大） VLD2007-10 |
ディジタルシステムの開発において単相同期式設計が普及しているが，クロック周波数に応じてレジスタ間の組み合わせ回路段数を最... [more] | VLD2007-10 pp.19-24 |
| VLD, IPSJ-SLDM (共催) |
2007-05-11 11:20 |
京都 | 京大会館 | 楕円曲線暗号に適したGF(2m)上のSIMD型MSD乗算器の設計 ○奈良竜太・清水一範・小原俊逸・戸川 望・柳澤政生・大附辰夫（早大） VLD2007-11 |
楕円曲線暗号ハードウェアを実装する場合，用途に合わせて複数の鍵長を処理することが求められる．Digit-serial乗算... [more] | VLD2007-11 pp.25-29 |
| VLD, IPSJ-SLDM (共催) |
2007-05-11 11:45 |
京都 | 京大会館 | 消費電力を考慮したprefix graph 合成手法について ○松永多苗子（早大）・松永裕介（九大） |
Prefix graph は parallel prefix adder の概略構造を表現するもので、 これまでにその... [more] |
VLD2007-12 pp.31-36 |
| VLD, IPSJ-SLDM (共催) |
2007-05-11 13:20 |
京都 | 京大会館 | LSIブロックのための柔軟な電力遅延マクロモデルの提案 ○小八木達也・福井正博（立命館大）・Resve Saleh（Univ. of British Columbia） |
ポータブル機器の急速な普及に伴い, 電池のサイズを増大させることなく電池寿命を長くすることは非常に重要な課題となっている... [more] | VLD2007-13 pp.37-42 |
| VLD, IPSJ-SLDM (共催) |
2007-05-11 13:45 |
京都 | 京大会館 | 統計的静的遅延解析による指定良品率を達成する最大遅延値見積もり手法 ○古屋宏基・小平行秀・高橋篤司（東工大） VLD2007-14 |
近年，集積回路の微細化にともない， 製造プロセスや回路の運用に伴う素子遅延のバラツキが大きくなっており， 最悪の場合... [more] |
VLD2007-14 pp.43-47 |
| VLD, IPSJ-SLDM (共催) |
2007-05-11 14:10 |
京都 | 京大会館 | ハイレベルフロアプランシステムにおける電源配線最適化手法の提案 ○林 孝之・川上善之・福井正博（立命館大） |
近年の半導体における微細化技術の発展により，ＩＲドロップ，エレクトロマイグレーション(以降EMと呼ぶ)といった物理現象が... [more] | VLD2007-15 pp.49-54 |
| VLD, IPSJ-SLDM (共催) |
2007-05-11 14:35 |
京都 | 京大会館 | ダミーフィルが配線の高周波特性に与える影響 ○土谷 亮・小野寺秀俊（京大） VLD2007-16 |
本稿はダミーフィルが配線特性に与える影響について議論する． 近年の微細プロセスでは，配線の疎密による配線厚さのばらつき... [more] |
VLD2007-16 pp.55-59 |
[研究会発表申込システムのトップページに戻る]