IEICE Technical Committee Submission System
Advance Program
Online Proceedings
[Sign in]
Tech. Rep. Archives
 Go Top  Go Back   / [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


Technical Committee on Computer Systems (CPSY) [schedule] [select]
Chair Koji Nakano (Hiroshima Univ.)
Vice Chair Hidetsugu Irie (Univ. of Tokyo), Takashi Miyoshi (Fujitsu)
Secretary Takeshi Ohkawa (Utsunomiya Univ.), Shinya Takameda (Hokkaido Univ.)
Assistant Yasuaki Ito (Hiroshima Univ.), Tomoaki Tsumura (Nagoya Inst. of Tech.)

Technical Committee on Dependable Computing (DC) [schedule] [select]
Chair Michiko Inoue (NAIST)
Vice Chair Satoshi Fukumoto (Tokyo Metropolitan Univ.)
Secretary Masayoshi Yoshimura (Kyoto Sangyo Univ.), Haruhiko Kaneko (Tokyo Inst. of Tech.)
Assistant Masayuki Arai (Nihon Univ.)

Special Interest Group on System Architecture (IPSJ-ARC) [schedule] [select]
Chair Masahiro Goshima (NII)
Secretary Takatsugu Ono (Kyushu Univ.), Masaaki Kondo (Univ. of Tokyo), Yohei Hasegawa (Toshiba), Ryota Shioya (Nagoya Univ.)

Special Interest Group on System and LSI Design Methodology (IPSJ-SLDM) [schedule] [select]
Chair Kiyoharu Hamaguchi (Shimane Univ.)
Secretary Ko Kyo (Panasonic), Yukio Mitsuyama (Kochi Univ. of Tech.), Seiya Shibata (NEC)

Special Interest Group on Embedded Systems (IPSJ-EMB) [schedule] [select]

Conference Date Wed, Mar 7, 2018 13:20 - 18:35
Thu, Mar 8, 2018 09:00 - 16:15
Topics ETNET2018 
Conference Place Oki-no-shima Bunka-Kaikan 
Address 2-2, Yoshida, Nishi-machi, Oki-no-shima, Oki-gun, Shimane, Japan
Transportation Guide http://www.zaidan-oki.jp/newpage051.html
http://www.zaidan-oki.jp/index.html
Contact
Person
Kenji Toda, AIST
+81-8512-2-0237
Copyright
and
reproduction
All rights are reserved and no part of this publication may be reproduced or transmitted in any form or by any means, electronic or mechanical, including photocopy, recording, or any information storage and retrieval system, without permission in writing from the publisher. Notwithstanding, instructors are permitted to photocopy isolated articles for noncommercial classroom use without fee. (License No.: 10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
Registration Fee This workshop will be held as the IEICE workshop in fully electronic publishing. Registration fee will be necessary except the speakers and participants other than the participants to workshop(s) in non-electronic publishing. See the registration fee page. We request the registration fee or presentation fee to participants who will attend the workshop(s) on CPSY, DC.

Wed, Mar 7 PM 
13:20 - 15:00
(1) 13:20-13:45 Raspberry PiのI/O制御サーバとライブラリの開発
○林 勇佑, 早川 栄一 (拓殖大)
(2) 13:45-14:10 ROS2における通信特性に応じたDDS実装の動的選択機構の実現
○森田 錬, 松原 克弥 (はこだて未来大)
(3) 14:10-14:35 高位合成を用いた画像処理ハードウェアのROS準拠FPGAコンポーネント設計フローの検討
○菅田 悠平, 大川 猛, 大津 金光, 横田 隆史 (宇都宮大)
(4) 14:35-15:00 ロボットコンテストを利用した組込みシステム教育フレームワークに関する考察
○渡辺 晴美, 佐藤 未来子(東海大学), 中村 啓之(九州大), 細合 晋太郎(チェンジビジョン), 三輪 昌史(徳島大), 小倉 信彦(東京都市大), 久住 憲嗣 (九州大)
  15:00-15:20 Break ( 20 min. )
Wed, Mar 7 PM 
15:20 - 17:00
(5) 15:20-15:45 次世代車載向け通信プロトコルSOME/IPとDDSの性能評価
○水谷 太貴, 松原 豊, 高田 広章(名古屋大)
(6) 15:45-16:10 メモリ保護対応RTOSにおける非信頼関数の実現手法
○鴫原 一人, 本田 晋也, 高田 広章 (名古屋大 / APTJ)
(7) 16:10-16:35 車載システム向けのOS管理外割込みパーティショニング機構
本田 晋也(名古屋大) , ○岡部 亮, 攝津 敦 (三菱電機)
(8) 16:35-17:00 スマートモビリティを対象とするシミュレーション要求に応じた協調シミュレーション環境構築手法
○石橋 翔太, 久住 憲嗣, 福田 晃(九州大)
  17:00-17:20 Break ( 20 min. )
Wed, Mar 7 PM 
17:20 - 18:35
(9) 17:20-17:45 スマートフォンによる雪崩救助支援システムの開発
○庄島 優矢, 古庄 裕貴, 中西 恒夫 (福岡大)
(10) 17:45-18:10 ヘッドマウントディスプレイを用いた車両遠隔操作システムの開発
○野口 祥央, 古庄 裕貴, 中西 恒夫 (福岡大)
(11) 18:10-18:35 脳表皮刺激型人工視覚システムにおける刺激位置情報に対する時空間特性を利用した圧縮手法の提案
○杉浦 友紀, 劉 載勲, 武内 良典 (大阪大)
Wed, Mar 7 PM 
13:20 - 15:00
(12) 13:20-13:45 [ARC] 最適な並行性制御を適用するコード生成手法の検討
○林昌樹,二間瀬悠希,多治見知紀(名工大), 塩谷亮太(名大), 五島正裕(NII),津邑 公暁(名工大)
(13) 13:45-14:10 (13)[ARC] OSCARベクトルマルチコアプロセッサのための自動並列ベクトル化コンパイラフレームワーク
○宮本一輝,牧田哲也,高橋健,柏俣智哉,河田巧,狩野哲史,北村俊明,木村啓二,笠原博徳(早稲田)
(14)
CPSY
14:10-14:35 CPSY2017-133 DC2017-89
(15)
CPSY
14:35-15:00 CPSY2017-134 DC2017-90 Daichi Ishizaki, Yoshiki Ebisuhama, Atsushi Kubota, Kazuya Tanigawa, Tetsuo Hironaka (Hiroshima City Univ.)
  15:00-15:20 Break ( 20 min. )
Wed, Mar 7 PM 
15:20 - 17:00
(16) 15:20-15:45 [ARC] ゲートウェイにおける攻撃パケットに着目したテーブル検索負荷削減手法の提案
○愛甲達也,八巻隼人,三輪忍,本多弘樹(電通大)
(17)
CPSY
15:45-16:10 Minimizing End-to-end Latency in Circuit-switched Network for Parallel Computers CPSY2017-135 DC2017-91 Yao Hu, Shoichi Hirasawa, Michihiro Koibuchi (NII)
(18)
CPSY
16:10-16:35 Optimization of Memory Accesses of Large Scale Graph Analysis Using Multiport and Multibank Memory CPSY2017-136 DC2017-92 Keigo Teramoto, Atsushi Kubota, Tetsuo Hironaka (Hiroshima City Univ.)
(19)
CPSY
16:35-17:00 A System for Analyzing Memory Snapshot with NVDIMM CPSY2017-137 DC2017-93 Masahito Misu, Shinobu Miwa, Hayato Yamaki, Hiroki Honda (UEC)
  17:00-17:20 Break ( 20 min. )
Wed, Mar 7 PM 
17:20 - 18:35
(20)
CPSY
17:20-17:45 Calculation method for double-precision floating-point sine and cosine functions on an FPGAs CPSY2017-138 DC2017-94 Yukio Toyoshima, Naofumi Takagi (Kyoto Univ.)
(21) 17:45-18:10 [ARC] HSPICEを用いたシリコン回路とカーボンナノチューブ回路の比較評価
○松尾駿,三輪忍,八巻隼人,本多弘樹(電通大)
(22)
CPSY
18:10-18:35 Design and Implementation of A Critical Path Monitor for Adaptive Voltage Scaling CPSY2017-139 DC2017-95 Ryosuke Kazami, Hayate Okuhara, Hideharu Amano (Keio Univ.)
Thu, Mar 8 AM 
09:00 - 10:40
(23) 09:00-09:25 タイムスタンプ付きメッセージを用いた時間駆動分散処理環境
○市村 歩, 兪 明連, 横山 孝典 (東京都市大)
(24) 09:25-09:50 制御モデルに内在する遅延を用いた並列化
○池田 良裕(名古屋大), 鈴木 悠太, 峰田 憲一, 森 裕司(デンソー), 井上 雅理, 道木 慎二, 枝廣 正人(名古屋大)
(25) 09:50-10:15 ニューラルネットによるモデル予測制御高速化
○竹松 慎弥, 嶋岡 雅浩, 道木 慎二, 枝廣 正人 (名古屋大)
(26) 10:15-10:40 アクターモデルと関数リアクティブプログラミングの融合による小規模組込みシステム開発
○渡部 卓雄 (東京工業大)
  10:40-11:00 Break ( 20 min. )
Thu, Mar 8 AM 
11:00 - 12:15
(27) 11:00-11:25 ROSノード軽量実行環境mROSにおけるデバイス内のノード間通信手法
○森 智也, 高瀬 英希, 高木 一義, 高木 直史 (京大)
(28) 11:25-11:50 AUTOSARカーネルにおけるターゲット依存記述のバージョン更新自動化手法
○廣瀬 秀樹, 高瀬 英希, 高木 一義, 高木 直史 (京大)
(29) 11:50-12:15 (m, k)-firm 制約下の弱ハードリアルシステムにおける動的電圧周波数制御
○水野 有美, 高瀬 英希, 高木 一義, 高木 直史 (京大)
  12:15-13:30 Break ( 75 min. )
Thu, Mar 8 PM 
13:30 - 14:45
(30) 13:30-13:55 [EMB] 組込み機器に向けたCaffeの性能評価
○平森 将裕, 攝津 敦(三菱電機)
(31) 13:55-14:20 [ARC] カーネルの類似性に基づく近似計算を行うCNNアクセラレータの検討
○進藤智司(名工大), 松井優樹,八巻隼人(電通大),津邑公暁(名工大),三輪忍(電通大)
(32)
CPSY
14:20-14:45 A Study of Kernel Clustering for Reducing Memory Footprint of CNN CPSY2017-140 DC2017-96 Yuki Matsui, Shinobu Miwa (UEC), Satoshi Shindo, Tomoaki Tsumura (NITech), Hayato Yamaki, Hiroki Honda (UEC)
  14:45-15:00 Break ( 15 min. )
Thu, Mar 8 PM 
15:00 - 16:15
(33)
CPSY
15:00-15:25 Implementation GoogLeNet on multi FPGAs CPSY2017-141 DC2017-97 Kensuke Iizuka, Kazusa Musha, Hideharu Amano (Keio Univ)
(34)
CPSY
15:25-15:50 Selecting a Rule Set of the Logical Inference System with Machine Learning CPSY2017-142 DC2017-98 Shozo Takeoka, Tomoaki Shikina, Hironori Nakajo (TUAT)
(35) 15:50-16:15 [ARC] 逆方向カット・エッジのない最小カットを求めるアルゴリズムの改良
○神保潮(総研大),五島正裕(NII)
Thu, Mar 8 AM 
09:00 - 10:40
(36) 09:00-09:25 効率的なストカスティック数複製器と合成関数回路を用いたその評価
○石川遼太・多和田雅師・柳澤政生・戸川望(早稲田大学)
(37) 09:25-09:50 畳込みニューラルネットワーク向け重み量子化手法の検討
○氏原収悟・密山幸男(高知工科大学)
(38) 09:50-10:15 静的ソース解析を用いたデータ転送量見積もりに基づくFPGAアクセラレータ設計支援
○一場利幸・田宮豊・渡部康弘・上原義文(富士通研究所)
(39) 10:15-10:40 CPUプロファイル測定に基づく FPGAオフロード箇所抽出手法
○田宮豊・一場利幸・山崎博信・渡部康弘・上原義文(富士通研究所)
  10:40-11:00 Break ( 20 min. )
Thu, Mar 8 AM 
11:00 - 12:15
(40)
CPSY
11:00-11:25 Design of Context Cache on IO Core Processor for Embedded Real-Time Systems CPSY2017-143 DC2017-99 So Haramura, Haruki Shishido, Nobuyuki Yamasaki (Keio Univ.)
(41)
CPSY
11:25-11:50 Design of time synchronization scheme using Responsive Link CPSY2017-144 DC2017-100 Yuta Tsukahara, Nobuyuki Yamasaki (Keio Univ.)
(42)
CPSY
11:50-12:15 IPC Control Unit for Fluid Scheduling CPSY2017-145 DC2017-101 Masaki Takeuchi, Nobuyuki Yamasaki (Keio Univ.)
  12:15-13:30 Break ( 75 min. )
Thu, Mar 8 PM 
13:30 - 14:45
(43) 13:30-13:55 [SLDM] 鍵長128ビット, 192ビット, 256ビットの軽量暗号CLEFIAに対するスキャンベース攻撃手法
○於久太祐・多和田雅師・柳澤政生・戸川望(早稲田大学)
(44)
DC
13:55-14:20 CPSY2017-146 DC2017-102
(45)
DC
14:20-14:45 A Note On Privacy Preserving k-Nearest Neighbors Algorithms CPSY2017-147 DC2017-103 Yuya Fukuchi, Kazuya Sakai, Satoshi Fukumoto (TMU)
  14:45-15:00 Break ( 15 min. )
Thu, Mar 8 PM 
15:00 - 16:15
(46)
DC
15:00-15:25 A Study of Response Time Analysis of Controller Area Networks CPSY2017-148 DC2017-104 Ryouhei Satoh, Kazuya Sakai, Satoshi Fukumoto, Mamoru Ohara (Tokyo Metropolitan Univ.), Masayuki Arai (Nihon Univ.)
(47)
DC
15:25-15:50 Implementation of Ack Authentication in Wireless Sensor Networks CPSY2017-149 DC2017-105 Takashi Minohara, Wenyang Wang (Takushoku Univ.)
(48)
DC
15:50-16:15 Development of Attaching Security Enhancement Device CPSY2017-150 DC2017-106 Kenji Toda, Kazukuni Kobara, Hirofumi Sakane (AIST)

Announcement for Speakers
General TalkEach speech will have 20 minutes for presentation and 5 minutes for discussion.

Contact Address and Latest Schedule Information
CPSY Technical Committee on Computer Systems (CPSY)   [Latest Schedule]
Contact Address Takashi Miyoshi (FUJITSU)
TEL +81-44-754-2931, FAX +81-44-754-2672
E-:

CPSY WEB
http://www.ieice.or.jp/iss/cpsy/jpn/ 
DC Technical Committee on Dependable Computing (DC)   [Latest Schedule]
Contact Address  
IPSJ-ARC Special Interest Group on System Architecture (IPSJ-ARC)   [Latest Schedule]
Contact Address  
IPSJ-SLDM Special Interest Group on System and LSI Design Methodology (IPSJ-SLDM)   [Latest Schedule]
Contact Address Yukio Mitsuyama (Kochi Univ. of Tech.)
E-:o- 
Announcement Please see the IPSJ-SLDM page below:
http://www.sig-sldm.org/
IPSJ-EMB Special Interest Group on Embedded Systems (IPSJ-EMB)   [Latest Schedule]
Contact Address  


Last modified: 2018-03-08 08:56:27


Notification: Mail addresses are partially hidden against SPAM.

[Download Paper's Information (in Japanese)] <-- Press download button after click here.
 

[Presentation and Participation FAQ] (in Japanese)
 
[Cover and Index of IEICE Technical Report by Issue]
 

[Return to CPSY Schedule Page]   /   [Return to DC Schedule Page]   /   [Return to IPSJ-ARC Schedule Page]   /   [Return to IPSJ-SLDM Schedule Page]   /   [Return to IPSJ-EMB Schedule Page]   /  
 
 Go Top  Go Back   / [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


[Return to Top Page]

[Return to IEICE Web Page]


The Institute of Electronics, Information and Communication Engineers (IEICE), Japan