お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
研究会 開催プログラム
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップ  戻る   / [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


VLSI設計技術研究会(VLD) [schedule] [select]
専門委員長 高橋 篤司 (阪大)
副委員長 小野澤 晃 (NTT)
幹事 戸川 望 (早大), 山田 晃久 (シャープ)

システムLSI設計技術研究会(IPSJ-SLDM) [schedule] [select]
主査 若林 一敏 (NEC)
幹事 星 直之 (三菱電機), 小島 直仁 (東芝マイクロエレクトロニクス), 瀬戸 謙修 (東京都市大)

日時 2010年 5月19日(水) 14:15 - 17:25
2010年 5月20日(木) 10:00 - 14:45
議題 システム設計および一般 
会場名 北九州国際会議場 (11会議室) 
住所 〒802-0001 北九州市小倉北区浅野三丁目9番30号
交通案内 JR小倉駅より徒歩5分
http://www.convention-a.jp/kokusai/access.html
会場世話人
連絡先
北九州市立大学 国際環境工学部 情報メディア工学科 高島康裕
093-695-3729
お知らせ ◎19日研究会終了後,懇親会を予定しております.
著作権に
ついて
以下の論文すべての著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)

5月19日(水) 午後  システム設計と最適化I
座長: 山田 晃久 (シャープ)
14:15 - 15:55
(1) 14:15-14:40 Automatic Clock Gating Generation Through Power-Optimal Control Signal Selection
Xin Man (Waseda Univ.), Takashi Horiyama (Saitama Univ.), Shinji Kimura (Waseda Univ.)
(2) 14:40-15:05 GAを用いたディジタル回路設計の一手法
王芳芳,鮑治国,蘇恰文,渡邊孝博(早大)
(3) 15:05-15:30 Post-Scheduling Frequency Assignment for High-Level Synthesis
Ru Liu, Song Chen, Takeshi Yoshimura (Waseda Univ.)
(4)
VLD
15:30-15:55 一般化レジスタ分散アーキテクチャを対象とした高位合成手法とその評価 VLD2010-1 大智 輝戸川 望柳澤政生大附辰夫早大
  15:55-16:10 休憩 ( 15分 )
5月19日(水) 午後  ディペンダブル設計
座長: 戸川 望 (早大)
16:10 - 17:25
(5)
VLD
16:10-16:35 順序回路のソフトエラー耐性評価における高精度な近似評価手法 VLD2010-2 城林直樹赤峰悠介吉村正義松永裕介九大
(6)
VLD
16:35-17:00 有限状態機械の分割に基づく定常状態確率の近似計算手法 VLD2010-3 長谷川 創赤峰悠介吉村正義松永裕介九大
(7)
VLD
17:00-17:25 誤り伝播に着目した粗粒度再構成可能アーキテクチャ向け部分的三重化手法 VLD2010-4 湯浅洋史今川隆司廣本正之越智裕之佐藤高史京大
5月20日(木) 午前  システム設計と最適化II
座長: 星 直之 (三菱電機)
10:00 - 11:40
(8)
VLD
10:00-10:25 誘導結合を用いたプロセッサと複数メモリの三次元集積技術 VLD2010-5 佐圓 真長田健一大熊康介日立)・島崎靖久慶大/ルネサステクノロジ)・野々村 到ルネサステクノロジ)・新津葵一杉森靖史小浜由範春日一貴黒田忠広慶大
(9)
VLD
10:25-10:50 カプセル型体内圧力測定システムのための小型低消費電力プロセッサへの通信誤り訂正方式の実装 VLD2010-6 大沢弘樹近藤兼弘岩戸宏文坂主圭史武内良典今井正治阪大
(10) 10:50-11:15 充足可能性判定に基づくシステムレベルデバッグ支援手法におけるバグモデルの導入による効率化
原田裕基,西原佑,松本剛史(東大),藤田昌宏(東大/JST CREST)
(11) 11:15-11:40 A general neural network architecture for efficient FPGA-based implementation
Lin Zhen, Dong Yipng, Watanabe Takahiro (Waseda Univ.)
  11:40-13:05 昼食 ( 85分 )
5月20日(木) 午後  回路最適化技術
座長: 瀬戸 謙修 (東京都市大)
13:05 - 14:45
(12)
VLD
13:05-13:30 遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路 VLD2010-7 小野内雅文菅野雄介佐圓 真小松成亘日立)・安 義彦石橋孝一郎ルネサス エレクトロニクス
(13)
VLD
13:30-13:55 細粒度パワーゲーティングにおける損益分岐時間の温度依存性モデルと温度適応型制御 VLD2010-8 宇佐美公良橋田達徳芝浦工大
(14)
VLD
13:55-14:20 単層プリント基板配線のための効率的な高混雑度領域特定および45度線による混雑度緩和法 VLD2010-9 篠田享佑東工大)・小平行秀会津大)・高橋篤司阪大
(15)
VLD
14:20-14:45 Variation Modeling of Current Sources by D/A Converter Analysis VLD2010-10 Bo LiuQing DongBo YangShigetoshi NakatakeUniv. of Kitakyushu

講演時間
一般講演発表 20 分 + 質疑応答 5 分

問合先と今後の予定
VLD VLSI設計技術研究会(VLD)   [今後の予定はこちら]
問合先 戸川 望 (早大)
E-: n
Tel: 03-5286-3908, Fax: 03-3208-7439 
お知らせ ◎VLD研究会ホームページもご覧下さい.
http://www.ieice.org/~vld/
IPSJ-SLDM システムLSI設計技術研究会(IPSJ-SLDM)   [今後の予定はこちら]
問合先 瀬戸 謙修(東京都市大)
E-: ktcu
TEL: 03-5707-0104 
お知らせ ◎SLDM研究会ホームページもご覧下さい.
http://www.sig-sldm.org/


Last modified: 2010-05-19 13:19:49


ご注意: 迷惑メール対策のためメールアドレスの一部の文字を置換しております.ご了承ください.

[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
 

[研究会発表・参加方法,FAQ] ※ ご一読ください
 
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
 

[VLD研究会のスケジュールに戻る]   /   [IPSJ-SLDM研究会のスケジュールに戻る]   /  
 
 トップ  戻る   / [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会